DIALOG(R) File 352: Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

WPI Acc No: 2001-138493/200114 XRPX Acc No: NO1-100758

Current drive circuit for display in which each pixel has a receiving

transistor, converting transistor and driving transistor

Patent Assignee: SONY CORP (SONY )

Inventor: YUMOTO A

Number of Countries: 023 Number of Patents: 005

Patent Family:

Date Week Applicat No Kind Patent No. Kind Date 20000714 200114 B 20010125 WO 2000JP4763 WO 200106484 A1 20000714 200151 20010905 EP 2000946353 EP 1130565 A1 20000714 WO 2000JP4763 20010313 200218 20010907 KR 2001703207 KR 2001085788 A 20030212 WO 2000JP4763 20000714 200321 JP 2001511659 X 20000714 JP 2001511659

Priority Applications (No Type Date): JP 99200843 A 19990714

20030401 TW 2000114115

Patent Details:

TW 526455

Patent No Kind Lan Pg Main IPC Filing Notes

WO 200106484 A1 J 91 G09G-003/32

Designated States (National): JP KR US

Designated States (Regional): AT BE CH CY DE DK ES FI FR GB GR IE IT LU

20000714 200366

MC NL PT SE

EP 1130565 A1 E G09G-003/32 Based on patent WO 200106484

Designated States (Regional): AT BE CH CY DE DK ES FI FR GB GR IE IT LI

LU MC NL PT SE

KR 2001085788 A G09G-003/30

JP 2001511659 X G09G-003/20 Based on patent W0 200106484

TW 526455 A G09F-009/30

Abstract (Basic): WO 200106484 Al

NOVELTY - Display current drive circuit supplies desired current to a light-emitting element in each pixel stably and accurately. Each pixel has receiving transistor (TFT3) for signal current (lw), converting transistor (TFT1) for converting current level to voltage level and driving transistor (TFT3) to allow drive current of current level corresponding to held voltage level to flow through light-emitting element (OLED).

DETAILED DESCRIPTION - Current drive circuit has each pixel composed of a receiving transistor (TFT3) for receiving a signal current (Iw) from a data line (data) when a scanning line (scanA) is selected, a converting transistor (TFT1) for converting the current level of the received signal current (Iw) to a voltage level and holding the voltage level, and a driving transistor (TFT3) for allowing a drive current having a current level corresponding to the held voltage level to flow through light-emitting element (OLED). The converting thin film transistor (TFT1) generates the converted voltage level at its gate by allowing the signal current (Iw) through its channel, and a capacitor (C) holds the voltage level at the gate of the transistor (TFT1). The transistor (TFT2) allows the drive current having a current level corresponding to the voltage level held by the capacitor (C) to flow through the light-emitting element (OLED).

USE - Current drive circuit for display, OLED display.

ADVANTAGE - Drive circuit supplies desired current to a light-emitting element in each pixel stably and accurately irrespective of the characteristic variations of active elements in pixel so provides a high-definition image.

DESCRIPTION OF DRAWING(S) - Diagram of current drive circuit.

Receiving transistor (TFT3)

Signal current (lw)

Data line (data)

Scanning line (scanA)

Converting transistor (TFT1)

Light-emitting element (OLED)

Converting thin film transistor (TFT1)

Capacitor (C)

Transistor (TFT2)

pp; 91 DwgNo 5/20

Title Terms: CURRENT; DRIVE; CIRCUIT; DISPLAY; PIXEL; RECEIVE; TRANSISTOR;

CONVERT; TRANSISTOR; DRIVE; TRANSISTOR

Derwent Class: P81; P85; T04; U12

International Patent Class (Main): G09F-009/30; G09G-003/20; G09G-003/30; G09G-003/32

International Patent Class (Additional): G02F-001/13

File Segment: EPI; EngPI

#### (19) 世界知的所有権機関 国際事務局



# 

### (43) 国際公開日 2001年1月25日(25.01.2001)

### **PCT**

## (10) 国際公開番号 WO 01/06484 A1

(51) 国際特許分類7:

(74) 代理人: 佐藤隆久(SATOH, Takahisa); 〒111-0052 東

(21) 国際出願番号:

PCT/JP00/04763

G09G 3/32

京都台東区柳橋2丁目4番2号 宮木ビル4階 創進国際 特許事務所 Tokyo (JP).

(81) 指定国 (国内): JP, KR, US.

(22) 国際出願日:

2000年7月14日 (14.07.2000)

(25) 国際出願の言語:

日本語

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

(26) 国際公開の言語:

日本語

添付公開書類: 国際調査報告書

(30) 優先権データ:

1999年7月14日(14.07.1999) JP 特願平11/200843

(71) 出願人 *(*米国を除く全ての指定国について): ソニ一株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都品川区北品川6丁目7番35号 Tokyo (JP).


2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(72) 発明者; および

(75) 免明者/出願人 (米国についてのみ): 湯本 昭 (YU-MOTO, Akira) [JP/JP]; 〒141-0001 東京都品川区北品 川6丁目7番35号 ソニー株式会社内 Tokyo (JP).

(54) Title: CURRENT DRIVE CIRCUIT AND DISPLAY COMPRISING THE SAME, PIXEL CIRCUIT, AND DRIVE METHOD

(54) 発明の名称: 電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法



(57) Abstract: A display including a current drive circuit capable of supplying desired current to a light-emitting element in each pixel stably and accurately irrespective of the characteristic variations of active elements in the pixel, thereby providing a high-definition image. Each pixel is composed of a receiving transistor (TFT3) for receiving a signal current (lw) from a data line (data) when a scanning line (scanA) is selected, a converting transistor (TFT1) for converting the current level of the received signal current (Iw) to a voltage level and holding the voltage level, and a driving transistor (TFT3) for allowing a drive current having a current level corresponding to the held voltage level to flow through light-emitting element (OLED). The converting thin film transistor (TFT1) generates the converted

voltage level at its gate by allowing the signal current (Iw) through its channel, and a capacitor (C) holds the voltage level at the gate of the transistor (TFT1). The transistor (TFT2) allows the drive current having a current level corresponding to the voltage level held by the capacitor (C) to flow through the light-emitting element (OLED).

/続葉有]

(57) 要約:

画素内部の能動素子の特性はらつきによらず、安定且つ正確に各画素の発光素子に所望の電流を供給可能な電流駆動回路を含み、結果として高品位な画像を表示することが可能な表示装置であって、各画素は、走査線scanAが選択された時データ線dataから信号電流IWを取り込む受入用トランジスタTFT3と、取り込んだ信号電流IWの電流レベルを一旦電圧レベルに変換して保持する変換用トランジスタTFT1と、保持された電圧レベルに応じた電流レベルを有する駆動電流を発光素子OLEDに流す駆動用トランジスタTFT2とからなる。変換用薄膜トランジスタTFT1は、TFT3によって取り込まれた信号電流IWを自身のチャネルに流して変換された電圧レベルを自身のゲートに発生させ、容量CはTFT1のゲートに生じた電圧レベルを保持する。TFT2は、Cに保持された電圧レベルに応じた電流レベルを保持する駆動電流を発光素子OLEDに流す。

### 明細書

# 電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法

### 技術分野

本発明は、有機エレクトロルミネッセンス(EL)素子等の、電流によって輝度が制御される発光素子等を駆動する電流駆動回路、及びこの電流駆動回路により駆動される発光素子を各画素毎に備えた表示装置、画素回路、並びに発光素子の駆動方法に関する。より詳しくは、各画素内に設けられた絶縁ゲート型電界効果トランジスタ等の能動素子によって発光素子に供給する電流量を制御する電流駆動回路およびそれを用いた所謂アクティブマトリクス型の画像表示装置に関する。

### 背景技術

一般に、アクティブマトリクス型の画像表示装置では、多数の画素をマトリクス状に並べ、与えられた輝度情報に応じて画素毎に光強度を制御することによって画像を表示する。電気光学物質として液晶を用いた場合には、各画素に書き込まれる電圧に応じて画素の透過率が変化する。電気光学物質として有機エレクトロルミネッセンス(EL)材料を用いたアクティブマトリクス型の画像表示装置でも、基本的な動作は液晶を用いた場合と同様である。しかし液晶ディスプレイと異なり、有機ELディスプレイは各画素に発光素子を有する、所謂自発光型であり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。個々の発光素子の輝度は電流量によって制御される。即ち、発光素子が電流駆動型或いは電流制御型であるという点で液晶ディスプレイ等とは大きく異なる。

液晶ディスプレイと同様、有機ELディスプレイもその駆動方式として単純マ

トリクス方式とアクティブマトリクス方式とが可能である。前者は構造が単純で あるものの大型且つ高精細のディスプレイの実現が困難であるため、アクティブ マトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各 画素に設けた発光素子に流れる電流を画素内部に設けた能動素子(一般には、絶 縁ゲート型電界効果トランジスタの一種である薄膜トランジスタ、以下TFTと 呼ぶ場合がある)によって制御する。このアクティブマトリクス方式の有機EL ディスプレイは例えば特開平8-234683号公報に開示されており、一画素 分の等価回路を図1に示す。画素は発光素子OLED、第一の薄膜トランジスタ TFT1、第二の薄膜トランジスタTFT2及び保持容量Cからなる。発光素子 は有機エレクトロルミネッセンス(EL)素子である。有機EL素子は多くの場 合整流性があるため、OLED (有機発光ダイオード) と呼ばれることがあり、 図では発光素子OLEDとしてダイオードの記号を用いている。但し、発光素子 は必ずしもOLEDに限るものではなく、素子に流れる電流量によって輝度が制 御されるものであればよい。また、発光素子に必ずしも整流性が要求されるもの ではない。図示の例では、TFT2のソースを基準電位(接地電位)とし、発光 素子〇LEDのアノード (陽極) はVdd (電源電位) に接続される一方、カソ ード(陰極)はTFT2のドレインに接続されている。一方、TFT1のゲート は走査線 s c a n に接続され、ソースはデータ線 d a t a に接続され、ドレイン は保持容量C及びTFT2のゲートに接続されている。

画素を動作させるために、まず、走査線scanを選択状態とし、データ線dataに輝度情報を表すデータ電位VWを印加すると、TFT1が導通し、保持容量Cが充電又は放電され、TFT2のゲート電位はデータ電位VWに一致する。走査線scanを非選択状態とすると、TFT1がオフになり、TFT2は電気的にデータ線dataから切り離されるが、TFT2のゲート電位は保持容量Cによって安定に保持される。TFT2を介して発光素子OLEDに流れる電流は、TFT2のゲート/ソース間電圧Vgsに応じた値となり、発光素子OLE

DはTFT2を通って供給される電流量に応じた輝度で発光し続ける。

さて、TFT2のドレイン/ソース間に流れる電流をIdsとすると、これがOLEDに流れる駆動電流である。TFT2が飽和領域で動作するものとするとIdsは以下の式で表される。

 $Ids = \mu \cdot Cox \cdot W/L/2 (Vgs-Vth)^2$ =  $\mu \cdot Cox \cdot W/L/2 (Vw-Vth)^2 2 \cdots (1)$ ここでCoxは単位面積辺りのゲート容量であり、以下の式で与えられる。  $Cox = \epsilon \cdot 0 \cdot \epsilon r/d \cdots (2)$ 

- (1) 式及び(2) 式中、V t h は T F T 2 の 関値を示し、 $\mu$  は キャリアの移動度を示し、W は チャネル幅を示し、L は チャネル長を示し、 $\varepsilon$  0 は 真空の誘電率を示し、 $\varepsilon$  r は ゲート絶縁膜の比誘電率を示し、d は ゲート絶縁膜の厚みを示している。
- (1)式によれば、画素へ書き込む電位VWによってIdsを制御でき、結果として発光素子OLEDの輝度を制御できることになる。ここで、TFT2を飽和領域で動作させる理由は次の通りである。即ち、飽和領域においてはIdsはVgsのみによって制御され、ドレイン/ソース間電圧Vdsには依存しないため、OLEDの特性ばらつきによりVdsが変動しても、所定量の駆動電流IdsをOLEDに流すことができるからである。

上述したように、図1に示した画素の回路構成では、一度VWによる書き込みを行えば、次に書き換えられるまで一走査サイクル(一フレーム)の間、OLE Dは一定の輝度で発光を継続する。このような画素を図2のようにマトリクス状に多数配列すると、アクティブマトリクス型表示装置を構成することができる。図2に示すように、従来の表示装置は、所定の走査サイクル(例えばNTSC規格に従ったフレーム周期)で画素25を選択するための走査線scan1乃至scanNと、画素25を駆動するための輝度情報(データ電位VW)を与えるデータ線dataとがマトリクス状に配設されている。走査線scan1乃至sc

anNは走査線駆動回路21に接続される一方、データ線dataはデータ線駆動回路22に接続される。走査線駆動回路21によって走査線scan1乃至scanNを順次選択しながら、データ線駆動回路22によってデータ線dataからVwによる書き込みを繰り返すことにより、所望の画像を表示することができる。単純マトリクス型の表示装置では、各画素に含まれる発光素子は、選択された瞬間にのみ発光するのに対し、図2に示したアクティブマトリクス型の表示装置では、書き込み終了後も各画素25の発光素子が発光を継続するため、単純マトリクス型に比べ発光素子の駆動電流のレベルを下げられるなどの点で、取り分け大型高精細のディスプレイでは有利となる。

図3は、図2に示した画素25の断面構造を模式的に表している。但し、図示 を容易にするため、OLEDとTFT2のみを表している。OLEDは、透明電 極10、有機EL層11及び金属電極12を順に重ねたものである。透明電極1 0 は画素毎に分離しておりOLEDのアノードとして機能し、例えばITO等の 透明導電膜からなる。金属電極12は画素間で共通接続されており、OLEDの カソードとして機能する。即ち、金属電極12は所定の電源電位Vddに共通接 続されている。有機EL層11は例えば正孔輸送層と電子輸送層とを重ねた複合 膜となっている。例えば、アノード(正孔注入電極)として機能する透明電極 1 0の上に正孔輸送層としてDiamyneを蒸着し、その上に電子輸送層として Alq3を蒸着し、更にその上にカソード(電子注入電極) として機能する金属 電極12を成膜する。尚、Ala3は、8-hydroxy quinolin e aluminumを表している。このような積層構造を有するOLEDは一 例に過ぎない。かかる構成を有するOLEDのアノード/カソード間に順方向の 電圧(10V程度)を印加すると、電子や正孔等キャリアの注入が起こり、発光 が観測される。OLEDの動作は、正孔輸送層から注入された正孔と電子輸送層 から注入された電子より形成された励起子による発光と考えられる。

一方、TFT2はガラス等からなる基板1の上に形成されたゲート電極2と、

その上面に重ねられたゲート絶縁膜3と、このゲート絶縁膜3を介してゲート電極2の上方に重ねられた半導体薄膜4とからなる。この半導体薄膜4は例えば多結晶シリコン薄膜からなる。TFT2はOLEDに供給される電流の通路となるソースS、チャネルCh及びドレインDを備えている。チャネルChは丁度ゲート電極2の直上に位置する。このボトムゲート構造のTFT2は層間絶縁膜5により被覆されており、その上にはソース電極6及びドレイン電極7が形成されている。これらの上には別の層間絶縁膜9を介して前述したOLEDが成膜されている。なお、図3の例ではTFT2のドレインにOLEDのアノードを接続する為、TFT2としてPチャネル薄膜トランジスタを用いている。

アクティブマトリクス型有機ELディスプレイにおいては、能動素子として一般にガラス基板上に形成されたTFT (Thin Film Transistor、薄膜トランジスタ)が利用されるが、これは次の理由による。すなわち、有機ELディスプレイは直視型であるという性質上、そのサイズは比較的大型となり、コストや製造設備の制約などから、能動素子の形成のために単結晶シリコン基板を用いることは現実的でない。更に、発光素子から光を取り出すために、有機EL層のアノード(陽極)として、通常は透明導電膜であるITO(Indium Tin Oxide)が使用されるが、ITOは一般に有機EL層が耐えられない高温下で成膜されることが多く、この場合1TOは有機EL層が形成される以前に形成しておく必要がある。従って、製造工程は概ね以下のようになる。

再び図3を参照すると、先ずガラス基板1上にゲート電極2、ゲート絶縁膜3、アモルファスシリコン(Amorphous Silicon、非晶質シリコン)からなる半導体薄膜4を順次堆積・パタニングし、TFT2を形成する。場合によってはアモルファスシリコンをレーザアニール等の熱処理によってポリシリコン(多結晶シリコン) 化することもある。その場合一般的に、アモルファスシリコンに比べてキャリア移動度が大きく、電流駆動能力の大きなTFT2を作

ることができる。次に、発光素子OLEDのアノードとなるITO透明電極10を形成する。続いて、有機EL層11を堆積し、発光素子OLEDを形成する。 最後に、金属材料(例えばアルミニウム)によって発光素子のカソードとなる金属電極12を形成する。

この場合、光の取り出しは基板1の裏側(下面側)からとなるので、基板1には透明な材料(通常はガラス)を使用する必要がある。かかる事情から、アクティブマトリクス型有機ELディスプレイでは、比較的大型のガラス基板1が使用され、能動素子としてはその上に形成することが比較的容易なTFTが使用されるのが普通である。最近では光を基板1の表側(上面側)から取り出す試みもある。この場合の断面構造を図4に示す。図3と異なる点は、発光素子OLEDを金属電極12a、有機EL層11及び透明電極10aを順に重ね、TFT2としてNチャネルトランジスタを用いたことである。

その場合においては、基板1はガラスのように透明である必要はないが、大型の基板上に形成するトランジスタとしては、やはりTFTが利用されるのが一般的である。ところが、TFTの形成に使用されるアモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶性が悪く、伝導機構の制御性が悪いために、形成されたTFTは特性のばらつきが大きいことが知られている。特に、比較的大型のガラス基板上にポリシリコンTFTを形成する場合には、ガラス基板の熱変形等の問題を避けるため、通常、上述したようにレーザアニール法が用いられるが、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが避けられない。

この結果、同一基板上に形成したTFTでも、そのVth(閾値)が画素によって数TmV、場合によっては1V以上ばらつくことも希ではない。この場合、例えば異なる画素に対して同じ信号電位Vwを書き込んでも、画素によってVthがばらつく結果、前掲の(1)式に従って、OLEDに流れる電流Idsは画

素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い画質を期待することはできない。これはVthのみではなく、キャリア移動度 $\mu$ 等(1)式の各パラメータのばらつきについても同様のことが言える。また、上記の各パラメータのばらつきは、上述のような画素間のばらつきのみならず、製造ロット毎、あるいは製品毎によってもある程度は変動することが避けられない。このような場合は、OLEDに流すべき所望の電流 Idsに対し、データ線電位Vwをどう設定すべきかについて、製品毎に(1)式の各パラメータの出来上がりに応じて決定する必要があるが、これはディスプレイの量産工程においては非現実的であるばかりでなく、環境温度によるTFTの特性変動、更に長期間の使用によって生ずるTFT特性の経時変化については対策を講ずることが極めて難しい。

### 発明の開示

本発明の目的は、画素内部の能動素子の特性はらつきによらず、安定且つ正確 に画素の発光素子等に所望の電流を供給できる電流駆動回路、およびそれを用い 、結果として高品位な画像を表示することが可能な表示装置、画素回路、並びに 発光素子の駆動方法を提供することにある。

上記目的を達成する為に以下の手段を講じた。即ち本発明にかかる表示装置は、走査線を順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線に供給する電流源を含むデータ線駆動回路と、各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子を含む複数の画素とを備えている。特徴事項として、当該画素は、当該走査線が選択された時当該データ線から信号電流を取り込む受入部と、取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子に流す駆動部とからなる。具体的には、前記変換部は、ゲート、

ソース、ドレイン及びチャネルを備えた変換用絶縁ゲート型電界効果トランジスタと、前記ゲートに接続した容量とを含んでおり、前記変換用絶縁ゲート型電界効果トランジスタは、前記受入部によって取り込まれた信号電流を前記チャネルに流して変換された電圧レベルを前記ゲートに発生させ、前記容量は前記ゲートに生じた電圧レベルを保持する。更に前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでいる。前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタのゲート及びこれに接続した前記容量をドレインから切り離す。

一実施形態では、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用絶縁ゲート型電界効果トランジスタを含んでいる。この駆動用絶縁ゲート型電界効果トランジスタは、前記容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介して前記発光素子に流す。前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる様にする。前記駆動用絶縁ゲート型電界効果トランジスタは、画素内で対応する変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶縁ゲート型電界効果トランジスタと同等の関電圧を有する。前記駆動用絶縁ゲート型電界効果トランジスタと同等の関電圧を有する。前記駆動用絶縁ゲート型電界効果トランジスタと同等の関電圧を有する。前記駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を前記発光素子に流す。

他の実施形態では、前記駆動部は、前記変換部との間で前記変換用絶縁ゲート

型電界効果トランジスタを時分割的に共用している。前記駆動部は、信号電流の 変換を完了した後前記変換用絶縁ゲート型電界効果トランジスタを前記受入部か ら切り離して駆動用とし、保持された電圧レベルを前記変換用絶縁ゲート型電界 効果トランジスタのゲートに印加した状態でチャネルを通じ駆動電流を前記発光 素子に流す。前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トラ ンジスタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する。 前記制御手段は、整流作用を有する二端子型の発光素子の端子間電圧を制御して 不要電流を遮断する。或いは、前記制御手段は、前記変換用絶縁ゲート型電界効 果トランジスタと前記発光素子との間に挿入された制御用絶縁ゲート型電界効果 トランジスタからなり、前記制御用絶縁ゲート型電界効果トランジスタは、発光 素子の非駆動時に非導通状態となって前記変換用絶縁ゲート型電界効果トランジ スタと前記発光素子とを切り離し、発光素子の駆動時には導通状態に切り替わる 。加えて前記制御手段は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時 間との割合を制御して、各画素の輝度を制御可能にする。場合によっては、前記 駆動部は、前記変換用絶縁ゲート型電界効果トランジスタを通って前記発光素子 に流れる駆動電流の電流レベルを安定化するために、前記変換用絶縁ゲート型電 界効果トランジスタのソースを基準にしたドレインの電位を固定化する電位固定 手段を有する。

本発明の発展形では、前記受入部、前記変換部及び前記駆動部は複数の絶縁ゲート型電界効果トランジスタを組み合わせた電流回路を構成し、1つまたは2つ以上の絶縁ゲート型電界効果トランジスタは電流回路中の電流リークを抑制するためにダブルゲート構造を有する。又、前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、前記発光素子は、アノード及びカソードを有する二端子型であり、カソードがド

レインに接続している。或いは、前記駆動部は、ゲート、ドレイン及びソースを 備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベ ルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、前記発 光素子は、アノード及びカソードを有する二端子型であり、アノードがソースに 接続している。又、前記変換部によって保持された電圧レベルを下方調整して前 記駆動部に供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締め る。この場合、前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート 型電界効果トランジスタを含んでおり、前記調整手段は、前記絶縁ゲート型電界 効果トランジスタのゲートとソース間の電圧を底上げしてゲートに印加される電 圧レベルを下方調整する。或いは、前記駆動部は、ゲート、ドレイン及びソース を有する絶縁ゲート型電界効果トランジスタを含んでおり、前記変換部は前記薄 膜トランジスタのゲートに接続され且つ前記電圧レベルを保持する容量を備えて おり、前記調整手段は、前記容量に接続した追加容量からなり、前記容量に保持 された前記絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧レ ベルを下方調整する。或いは、前記駆動部は、ゲート、ドレイン及びソースを有 する絶縁ゲート型電界効果トランジスタを含んでおり、前記変換部は一端が前記 絶縁ゲート型電界効果トランジスタのゲートに接続され且つ前記電圧レベルを保 持する容量を備えており、前記調整手段は、前記変換部によって変換された前記 電圧レベルを前記容量に保持する時前記容量の他端の電位を調整して、前記絶縁 ゲート型電界効果トランジスタのゲートに印加されるべき電圧レベルを下方調整 する。なお、前記発光素子は例えば有機エレクトロルミネッセンス素子を用いる

本発明の画素回路は次の特徴を有する。第一に、画素への輝度情報の書き込みは、輝度に応じた大きさの信号電流をデータ線に流すことによって行われ、その電流は画素内部の変換用絶縁ゲート型電界効果トランジスタのソース・ドレイン 間を流れ、結果その電流レベルに応じたゲート・ソース間電圧を生ずる。第二に

、上記で生じたゲート・ソース間電圧、またはゲート電位は、画素内部に形成された、もしくは寄生的に存在する容量の作用によって保持され、書き込み終了後も所定の期間、概ねそのレベルを保つ。第三に、OLEDに流れる電流は、それと直列に接続された前記変換用絶縁ゲート型電界効果トランジスタ自身、もしくはそれとは別に画素内部に設けられ前記変換用絶縁ゲート型電界効果トランジスタとゲートを共通接続された駆動用絶縁ゲート型電界効果トランジスタによって制御され、OLED駆動の際のゲート・ソース間電圧が、第一の特徴によって生じた変換用絶縁ゲート型電界効果トランジスタのゲート・ソース間電圧に概ね等しい。第四に、書き込み時には、第1の走査線によって制御される取込用絶縁ゲート型電界効果トランジスタによってデータ線と画素内部が導通され、第2の走査線によって制御されるスイッチ用絶縁ゲート型電界効果トランジスタによって前記変換用絶縁ゲート型電界効果トランジスタのゲート・ドレイン間が短絡される。以上まとめると、従来例においては輝度情報が電圧値の形で与えられたのに対し、本発明の表示装置においては電流値の形で与えられること、即ち電流書き込み型であることが著しい特徴である。

本発明は、既に述べたようにTFTの特性ばらつきによらず、正確に所望の電流をOLEDに流すことを目的とするが、上記第一ないし第四の特徴によって、本目的が達成できる理由を以下に説明する。なお、以下変換用絶縁ゲート型電界効果トランジスタをTFT1、駆動用絶縁ゲート型電界効果トランジスタをTFT2、取込用絶縁ゲート型電界効果トランジスタをTFT3、スイッチ用絶縁ゲート型電界効果トランジスタをTFT4と記す。但し本発明はTFT(薄膜トランジスタ)に限られるものではなく、単結晶シリコン基板やSOI基板に形成される単結晶シリコントランジスタなど広く絶縁ゲート型電界効果トランジスタを能動素子として採用可能である。さて、輝度情報の書き込み時、TFT1に流す信号電流をIw、その結果TFT1に生ずるゲート・ソース間電圧をVgsとする。書き込み時はTFT4によってTFT1のゲート・ドレイン間が短絡されて

いるので、TFT1は飽和領域で動作する。よって、IWは、以下の式で与えられる。

 $IW=\mu 1 \cdot Cox1 \cdot W1/L1/2 (Vgs-Vth1)^2$  … (3) ここで各パラメータの意味は前記 (1) 式の場合に準ずる。次に、OLEDに流れる電流をIdrvとすると、Idrvは、OLEDと直列に接続されるTFT2によって電流レベルが制御される。本発明では、そのゲート・ソース間電圧が (3) 式のVgsに一致するので、TFT2が飽和領域で動作すると仮定すれば、以下の式が成り立つ。

Idrv= $\mu$ 2 · Cox2 · W2/L2/2 (Vgs-Vth2)<sup>2</sup>

... (4)

各パラメータの意味は前記(1)式の場合に準ずる。なお、絶縁ゲート電界効果型の薄膜トランジスタが飽和領域で動作するための条件は、Vdsをドレイン・ソース間電圧として、一般に以下の式で与えられる。

|Vds| > |Vgs-Vth| ... (5)

ここで、TFT1とTFT2とは、小さな画素内部に近接して形成されるため、事実上 $\mu$ 1= $\mu$ 2、Cox1=Cox2、Vth1=Vth2と考えられる。 すると、このとき(3)式及び(4)式から容易に以下の式が導かれる。

Idrv/Iw = (W2/L2)/(W1/L1) ... (6)

ここで注意すべき点は、(3)式及び(4)式において、 $\mu$ 、Cox, Vth の値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、(6)式はこれらのパラメータを含まないので、Idrv/Iwの値はこれらのばらつきに依存しないということである。例えばW1=W2, L1=L2と設計すれば、Idrv/Iw=1、すなわちIwとIdrvが同一の値となる。すなわちIv0と同一となるので、Idrv1 ないは、正確に信号電流Iw1と同一となるので、結果としてIv1 の発光輝度を正確に制御できる。上記は一例であるが、以下に実施例を挙げて説明するように、Iv1 に

1, W2, L1, L2の設定如何によって I wと I dr vの比は自由に決められるし、あるいはTFT1とTFT2とを同一のTFTで兼用することも可能である。

このように、本発明によれば、TFTの特性ばらつきによらず、正確な電流を OLEDに流すことができるが、更に(6)式によれば、IwとIdrvとが単 純な比例関係にあることも大きな利点である。すなわち、図1の従来例において は、(1)式に示したように、VwとIdrvとがTFTの特性に依存して非線 型であり、駆動側の電圧制御が複雑にならざるを得ない。また、(1)式に示したTFTの特性のうち、キャリア移動度  $\mu$  は、温度によって変動することが知られている。この場合、従来例では(1)式に従って、Idrvが、ひいてはOLEDの発光輝度が変化してしまうが、本発明によればそのような心配もなく、安定して(6)式で与えられるIdrvの値をOLEDに供給できる。

(4) 式おいては、TFT2が飽和領域で動作すると仮定したが、本発明はTFT2がリニア領域で動作する場合についても有効である。すなわち、TFT2がリニア領域で動作する場合は、Idrwは以下の式で与えられる。

Idrv= $\mu 2 \cdot \text{Cox} 2 \cdot \text{W} 2 / \text{L} 2 * \{ (Vgs-Vth 2) Vds 2 - Vds 2^2 / 2 \} \cdots (7)$ 

Vds2はTFT2のドレイン・ソース間電圧である。ここでTFT1, TFT2は近接して配置されており、その結果Vth1=Vth2=Vthが成り立つものすると、(3)式、(7)式からVgs, Vthを消去することができて、以下の式を得る。

 $I dr v = \mu 2 \cdot Cox 2 \cdot W 2 / L 2 * \{ (2 I w \cdot L 1 / \mu 1 \cdot Cox 1 \cdot W 1)^{1/2} V ds 2 - V ds 2^{2} / 2 \}$  ... (8)

この場合、 I w E I d I v I の関係は、 (6) 式のような単純な比例関係にはならないが、 (8) 式にはV t I か I か I まれていないことから、I t I か I ものばらつき ( 画面内のばらつきや製造ロット毎のばらつき) によって I w I d I v I の関係が

左右されることは無いことがわかる。すなわち、Vthのばらつきによらず、所定のIwを書き込むことによって、所望のIdrvを得ることができる。ただし、 $\mu$ やCoxが画面内でばらつくような場合は、それらの値によって、特定のIwをデータ線に与えた場合でも、(8)式から決まるIdrvの値はばらつくことになるので、TFT2は前述のように飽和領域で動作する方が望ましい。

またTFT3とTFT4を別々の走査線によって制御し、書き込み終了時には TFT3に先だってTFT4をoff状態とすることがより望ましい。本発明に 係る画素回路においては、TFT3とTFT4は、同一導電タイプである必要は なく、TFT3とTFT4とは同一または異なる導電タイプであり、それぞれの ゲートを別々の走査線によって制御し、書き込み終了時にはTFT3に先だって TFT4がoff状態とするように構成することが望ましい。

また、TFT3、TFT4をそれぞれ別の走査線によって制御する場合は、書き込み終了後、走査線の操作によってTFT4をon状態とし、走査線単位で画素を消灯することができる。これは、TFT1のゲート・ドレイン、及びTFT2のゲートが接続されるため、TFT2のゲート電圧はTFT1のしきい値(これはTFT2のしきい値にほぼ等しい)となり、TFT1、TFT2共にofft機となるからである。

このように、消灯信号のタイミングを変えることによって、表示装置の輝度を 簡便自在に変化させることが可能である。R. G. Bの色毎に第2の走査線を分 け、別々に制御すれば色バランス調整も簡便に行うことができる。

更に、同じ時間平均輝度を得たい場合、発光期間の割合(duty)を減らすことによって発光素子OLEDの駆動電流を大きくできる。

### 図面の簡単な説明

図1は、従来の画素回路の例を示す回路図である。

図2は、従来の表示装置の構成例を示すブロック図である。

- 図3は、従来の表示装置の構成例を示す断面図である。
- 図4は、従来の表示装置の他の構成例を示す断面図である。
- 図5は、本発明にかかる画素回路の実施形態を示す回路図である。
- 図6は、図5の実施形態における各信号の波形の例を示す波形図である。
- 図7は、図5の実施形態にかかる画素回路を使用した表示装置の構成例を示す プロック図である。
  - 図8は、図5の実施形態の変形例を示す回路図である。
  - 図 9 は、本発明にかかる画素回路の他の実施形態を示す回路図である。
  - 図10は、図9の実施形態における各信号の波形の例を示す波形図である。
  - 図11は、図9の実施形態の変形例を示す回路図である。
  - 図12は、図9の実施形態の変形例を示す回路図である。
  - 図13は、図9の実施形態の変形例を示す回路図である。
  - 図14は、図9の実施形態の変形例を示す回路図である。
  - 図15は、本発明にかかる画素回路の別の実施形態を示す回路図である。
  - 図16は、図15の実施形態の変形例を示す回路図である。
  - 図17は、図15の実施形態の変形例を示す回路図である。
  - 図18は、本発明にかかる画素回路の他の実施形態を示す回路図である。
  - 図19は、図18の実施形態の変形例を示す回路図である。
- 図20は、図19の回路における走査線単位で画素の消灯を行う場合を説明するための図である。
  - 図21は、図19の実施形態の変形例を示す回路図である。
  - 図22は、図19の実施形態の変形例を示す回路図である。
- 図23は、図22の回路及び従来回路の変換用トランジスタを流れる電流特性 を示す図である。
  - 図24は、図19の実施形態の変形例を示す回路図である。
  - 図25は、図23の回路及び従来回路のデータ線電位を示す図である。

図26は、本発明にかかる画素回路の他の実施形態を示す回路図である。 図27は、本発明にかかる画素回路の他の実施形態を示す回路図である。

# 発明を実施するための最良の形態

以下、本発明の実施の形態を添付図面を参照して説明する。

図5は本発明による画素回路の例である。この回路は、信号電流が流れる変換用トランジスタTFT1、有機EL素子等からなる発光素子に流れる駆動電流を制御する駆動用トランジスタTFT2の他、第1の走査線scanAの制御によって画素回路とデータ線dataとを接続もしくは遮断する取込用トランジスタTFT3、第2の走査線scanBの制御によって書き込み期間中にTFT1のゲート・ドレインを短絡するスイッチ用トランジスタTFT4,TFT1のゲート・ソース間電圧を、書き込み終了後も保持するための容量C、及び発光素子OLEDから成る。図5でTFT3はPMOS、その他のトランジスタはNMOSで構成しているが、これは一例であって、必ずしもこの通りである必要はない。容量Cは、その一方の端子をTFT1のゲートに接続され、他方の端子はGND(接地電位)に接続されているが、GNDに限らず任意の一定電位でも良い。OLEDのアノード(陽極)は正の電源電位Vddに接続されている。

基本的に、本発明にかかる表示装置は、走査線scanA及びscanBを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流IWを生成して逐次データ線dataに供給する電流源CSを含むデータ線駆動回路と、各走査線scanA, scanB及び各データ線dataの交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子OLEDを含む複数の画素とを備えている。特徴事項として、図5に示した当該画素は、当該走査線scanAが選択された時当該データ線dataから信号電流IWを取り込む受入部と、取り込んだ信号電流IWの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する

駆動電流を当該発光素子OLEDに流す駆動部とからなる。具体的には、前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用薄膜トランジスタTFT1と、そのゲートに接続した容量Cとを含んでいる。変換用薄膜トランジスタTFT1は、前記受入部によって取り込まれた信号電流IWを前記チャネルに流して変換された電圧レベルを前記ゲートに発生させ、容量Cは前記ゲートに生じた電圧レベルを保持する。更に前記変換部は、変換用薄膜トランジスタTFT1のドレインとゲートとの間に挿入されたスイッチ用薄膜トランジスタTFT4は、信号電流IWの電流レベルを電圧レベルに変換する時に導通し、変換用薄膜トランジスタTFT1のドレインとゲートを電気的に接続してソースを基準とする電圧レベルをTFT1のゲートに生ぜしめる。又、スイッチ用薄膜トランジスタTFT4は、電圧レベルを容量Cに保持する時に遮断され、変換用薄膜トランジスタTFT1のゲート及びこれに接続した容量CをTFT1のドレインから切り離す。

更に、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用 薄膜トランジスタTFT2を含んでいる。駆動用薄膜トランジスタTFT2は、 容量Cに保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有 する駆動電流をチャネルを介して発光素子OLEDに流す。変換用薄膜トランジ スタTFT1のゲートと駆動用薄膜トランジスタTFT2のゲートとが直接に接 続されてカレントミラー回路を構成し、信号電流Iwの電流レベルと駆動電流の 電流レベルとが比例関係となる様にした。駆動用薄膜トランジスタTFT2は、 画素内で対応する変換用薄膜トランジスタTFT1の近傍に形成されており、変 換用薄膜トランジスタTFT1と同等の関電圧を有する。駆動用薄膜トランジス タTFT2は飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧と の差に応じた駆動電流を発光素子OLEDに流す。

本画素回路の駆動方法は次の通りであり、駆動波形を図 6 に示す。先ず、書き込み時には第1の走査線 s c a n A、第2の走査線 s c a n Bを選択状態とする

。図5の例では、第1の走査線scanAを低レベル、第2の走査線scanB を高レベルとしている。両走査線が選択された状態でデータ線dataに電流源 CSを接続することにより、TFTIに輝度情報に応じた信号電流Iwが流れる 。電流源CSは輝度情報に応じて制御される可変電流源である。このとき、TF T1のゲート・ドレイン間はTFT4によって電気的に短絡されているので(5 ) 式が成立し、TFT1は飽和領域で動作する。従って、そのゲート・ソース間 には(3)式で与えられる電圧Vgsが生ずる。次に、第1の走査線scanA ,第2の走査線scanBを非選択状態とする。詳しくは、まず第2の走査線s can Bを低レベルとしてTFT 4 をoff 状態とする。これによってVgsが 容量Cによって保持される。次に第1の走査線 s c a n A を高レベルとして o f f 状態とすることにより、画素回路とデータ線 d a t a とが電気的に遮断される ので、その後はデータ線 d a t a を介して別の画素への書き込みを行うことがで きる。ここで、電流源CSが信号電流の電流レベルとして出力するデータは、第 2の走査線 s c a n B が非選択となる時点では有効である必要があるが、その後 は任意のレベル (例えば次の画素の書き込みデータ) とされて良い。TFT2は TFT1とゲート及びソースが共通接続されており、かつ共に小さな画素内部に 近接して形成されているので、TFT2が飽和領域で動作していれば、TFT2 を流れる電流は(4)式で与えられ、これがすなわち発光素子OLEDに流れる 駆動電流Idrvとなる。TFT2を飽和領域で動作させるには、発光素子OL EDでの電圧降下を考慮してもなお(5)式が成立するよう、十分な正電位をV ddに与えれば良い。

上記の駆動によれば、発光素子OLEDに流れる電流 Idrvは先の(6)式 Idrv=(W2/L2)/(W1/L1)・Iwで与えられ、TFTの特性ばらつきによらず、正確にIwに比例した値となる。比例定数である(W2/L2)/(W1/L1)については、諸般の事情を考慮して適当な値に定めることができる。例えば、一画素の発光素子OLEDに流す

べき電流値が比較的小さな値、例えば10nAであるとした場合、現実問題として、信号電流 I wとしてはこのような小さな電流値を正確に供給することは難しいことがある。このような場合は、例えば(W2/L2)/(W1/L1)=1/100となるように設計すれば、(6)式から I wとしては $1\mu$ Aとなり、電流費き込み動作が容易になる。

上記例では、TFT2が飽和領域で動作すると仮定したが、前述した様にリニア領域で動作する場合についても本発明は有効である。すなわち、TFT2がリニア領域で動作する場合は、発光素子OLEDに流れる電流Idrvは前記(8)式

I d r v =  $\mu$  2 · C o x 2 · W 2 / L 2 \* { (2 I w · L 1 /  $\mu$  1 · C o x 1 · W 1)  $^{1/2}$  V d s 2 - V d s 2  $^2$  / 2}

で与えられる。上式において、Vds2は発光素子OLEDの電流一電圧特性と発光素子OLEDを流れる電流 I drvによって決まる。Vddの電位と発光素子OLEDの特性が与えられれば I drvのみの関数ということである。この場合、 I wと I drvの関係は、(6)式のような単純な比例関係にはならないが、 I wが与えられれば、(8)式を満たす I drvが、OLEDを流れる駆動電流になる。(8)式にはVthが含まれていないことから、Vthのばらつき(画面内の画素毎のばらつきや製造ロット毎のばらつき)によって I wと I drvの関係が左右されることはないことがわかる。すなわち、Vthのばらつきによらず、所定の I wを書き込むことによって、所望の I drvを得ることができる。このように、TFT2をリニア領域で動作させる場合は、飽和領域の場合に比べてTFT2のドレイン・ソース間電圧が小さくて済むため、低消費電力化が可能である。

図7は、図5の画素回路をマトリクス状に並べて構成した表示装置の例である。その動作を以下に説明する。先ず、垂直スタートパルス(VSP)がシフトレジスタを含む走査線駆動回路A21と同じくシフトレジスタを含む走査線駆動回

路B23に入力される。走査線駆動回路A21、走査線駆動回路B23はVSPを受けた後、垂直クロック(VCKA、VCKB)に同期してそれぞれ第1の走査線scanA1~scanAN、第2の走査線scanB1~scanBNを順次選択する。各データ線dataに対応して電流源CSがデータ線駆動回路22内に設けられており、輝度情報に応じた電流レベルでデータ線を駆動する。電流源CSは、図示の電圧/電流変換回路からなり、輝度情報を表す電圧に応じて信号電流を出力する。信号電流は選択された走査線上の画素に流れ、走査線単位で電流書き込みが行われる。各画素はその電流レベルに応じた強度で発光を開始する。ただし、VCKAは、VCKBに対し、遅延回路24によってわずかに遅延されている。これにより、図6に示したように、第2の走査線scanBが第1の走査線scanAに先立って非選択となる。

図8は図5の画素回路の変形例である。この回路は、図5におけるTFT2を、TFT2aとTFT2bの2つのトランジスタを直列に接続したダブルゲート構成とし、また図5におけるTFT4を、TFT4aとTFT4bの2つのトランジスタを直列に接続したダブルゲート構成にしたものである。TFT2aとTFT2b及びTFT4aとTFT4bはそれぞれゲートを共通接続されているので、基本的には単一のトランジスタと同様の動作をし、その結果図8の画素回路も図5の画素回路と同様の動作をする。ところで、単一のトランジスタ、特にTFTでは、何らかの欠陥等によってオフ時のリーク電流が大きくなる場合がある。このため、リーク電流を抑えたい場合には複数のトランジスタを直列に接続する冗長構成を採用することが好ましい。こうすれば、いずれか一方のトランジスタにリークがあっても、他方のトランジスタのリークが小さければ、全体としてのリークは抑えられるからである。図8のTFT2aとTFT2bのような構成をとれば、リーク電流が少ないことによって、輝度ゼロ(電流ゼロ)の場合に表示の黒レベルの品位が良くなるというメリットを生ずる。またTFT4aとTFT4bのような構成をとれば、容量Cに書き込まれた輝度情報を安定に保持でき

るというメリットを生ずる。これらについては、同様に3つ以上のトランジスタ を直列に構成することも可能である。以上のように本変形例では、前記受入部、 前記変換部及び前記駆動部は複数の薄膜トランジスタTFTを組み合わせた電流 回路を構成し、1つまたは2つ以上の薄膜トランジスタ (TFT) は電流回路中 の電流リークを抑制するためにダブルゲート構造を有する。

図 9 は本発明にかかる画素回路の他の実施例である。この回路は、信号電流 I wが流れるトランジスタTFT1自身が、発光素子OLEDに流れる電流 I d r vを制御することが特徴である。前述の図5に示した画素回路では、TFT1と TFT2の特性(Vthやμなど)が互いにわずかに異なっている場合、正確に は(6)式が成立せず、 Iwと Idr vが正確には比例しない可能性があるが、 図9の画素回路ではこのような問題が原理的に生じない。図9の画素回路は、T FT1の他、第1の走査線scanAの制御によって画素回路とデータ線dat aとを接続もしくは遮断するトランジスタTFT3、第2の走査線scanBの 制御によって書き込み期間中にTFT1のゲート・ドレインを短絡するトランジ スタTFT4、TFT1のゲート・ソース間電圧を書き込み終了後も保持するた めの容量で、及び有機EL素子からなる発光素子OLEDを備えている。保持容 量Cは、その一方の端子がTFT1のゲートに接続され、他方の端子はGND( 接地電位)に接続されているが、GNDに限らず任意の一定電位でも良い。発光 素子OLEDのアノード(陽極)は、走査線単位で配設されたアノード線Aに接 続されている。TFT3はPMOS、その他のトランジスタはNMOSで構成し ているが、これは一例であって、必ずしもこの通りである必要はない。

以上のように本実施形態では、画素回路の駆動部は、変換部との間で変換用薄膜トランジスタTFT1を時分割的に共用している。即ち、駆動部は、信号電流 I wの変換を完了した後変換用薄膜トランジスタTFT1を受入部から切り離して駆動用とし、保持された電圧レベルを変換用薄膜トランジスタTFT1のゲートに印加した状態でチャネルを通じ駆動電流を発光素子OLEDに流す。又、駆

動部は、駆動時以外に変換用薄膜トランジスタTFT1を介して発光素子OLE Dに流れる不要電流を遮断する制御手段を有する。本例の場合、制御手段は、整流作用を有する二端子型の発光素子OLEDの端子間電圧をアノード線Aにより制御して不要電流を遮断する。

この回路の駆動方法は次の通りであり、駆動波形を図10に示す。先ず、書き 込み時には第1の走査線scanA、第2の走査線scanBを選択状態とする 。図10の例では、第1の走査線scanAを低レベル、第2の走査線scan Bを高レベルとしている。ここでデータ線dataに電流値 Iwの電流源CSを 接続するが、Iwが発光素子OLEDを介して流れるのを防ぐために、発光素子 OLEDのアノード線Aは発光素子OLEDがoff状態となるように低レベル (例えばGNDないし負電位) としておく。これにより、TFT1に信号電流 I wが流れる。このとき、TFT1のゲート・ドレイン間はTFT4によって電気 的に短絡されているので(5)式が成立し、TFT1は飽和領域で動作する。従 って、そのゲート・ソース間には(3)式で与えられる電圧Vgsが生ずる。次 に第1の走査線scanA,第2の走査線scanBを非選択状態とする。詳し くは、まず第2の走査線scanBを低レベルとしてTFT4をoff状態とす る。これによってTFT1生じたVgsが容量Cに保持される。次に第1の走査 線scanAを高レベルとしてTFT3をoff状態とすることにより、画素回 路とデータ線dataとが電気的に遮断されるので、その後はデータ線data を介して別の画素への書き込みを行うことができる。ここで、電流源CSが信号 電流 I wとして供給するデータは、第2の走査線scanBが非選択となる時点 では有効である必要があるが、その後は任意の値(例えば次の画素の書き込みデ ータ)とされて良い。続いて、アノード線Aを高レベルとする。TFT1のV g sは容量Cによって保持されているので、TFT1が飽和領域で動作していれば 、TFT1を流れる電流は(3)式の1wに一致し、これが即ち、発光素子OL EDに流れる駆動電流Idrvとなる。つまり信号電流Iwが発光素子OLED

の駆動電流 I d r v と一致する。TFT1 を飽和領域で動作させるには、発光素子OLEDでの電圧降下を考慮しても尚(5)式が成立するよう、十分な正電位をアノード線Aに与えれば良い。上記の駆動によれば、発光素子OLEDに流れる電流 I d r v は、TFT の特性ばらつきによらず、正確に I w に一致する。

図11は、図9に示した画素回路の変形例である。図11では、図9のようなアノード線はなく、発光素子OLEDのアノードは一定の正電位Vddに接続されている一方、TFT1のドレインと発光素子OLEDのカソード(陰極)との間にPチャネルトランジスタTFT5が挿入されている。TFT5のゲートは、走査線単位で配設された駆動線drvで制御される。TFT5を挿入する目的は、データ書き込み時に駆動線drvを高レベルとしてTFT5をoff状態とし、信号電流Iwが発光素子OLEDを介して流れるのを防止することである。書き込みが終了した後、drvを低レベルとしてTFT5をon状態とし、発光素子OLEDに駆動電流Idrvを流す。これ以外の動作は図9の回路と同様である。

以上のように本例では、制御手段が変換用薄膜トランジスタTFT1と発光素 子〇LEDとの間に挿入された制御用薄膜トランジスタTFT5からなる。制御 用薄膜トランジスタTFT5は、発光素子OLEDの非駆動時に非導通状態とな って変換用薄膜トランジスタTFT1と発光素子OLEDとを切り離し、駆動時 には導通状態に切り替わる。更に、この制御手段は、非駆動時に駆動電流を遮断 して発光素子OLEDを非発光状態に置くオフ時間と、駆動時に駆動電流を流し て発光素子OLEDを発光状態に置くオン時間の割合を制御して、各画素の輝度 を制御可能である。本例によれば、表示装置は走査線単位で輝度情報を各画素に 書き込んだ後、次の走査線サイクル(フレーム)の輝度情報が新たに書き込まれ る以前に、走査線単位で各画素に含まれる発光素子を一括して消灯できる。これ によれば、輝度情報の書き込み後発光素子の点灯から消灯するまでの時間を調節 できることになる。即ち、一走査サイクルにおける発光時間の割合(デューティ ) を調節できることになる。発光時間(デューティ)の調節は等価的に各発光素 子に供給する駆動電流を調節することに相当する。よって、デューティを調節す ることにより簡便且つ自在に表示輝度を調整することが可能である。更に重要な 点は、デューティを適切に設定することで、等価的に駆動電流を大きくすること ができる。例えば、デューティを1/10にすると、駆動電流を10倍にしても 同等の輝度が得られる。駆動電流を10倍にすればこれに対応する信号電流も1 0倍に出来る為、微弱な電流レベルを扱わなくて良い。

図12は、図9に示した画素回路の別の変形例である。図12では、TFT1のドレインと発光素子OLEDのカソードとの間にTFT6が挿入され、TFT6のゲート・ドレイン間にはTFT7が接続され、そのゲートは第2の走査線scanBによって制御されている。TFT7のソースとGND電位との間には補助容量C2が接続されている。この回路の駆動方法は図9の画素回路の場合と基本的に同様であるが、以下に説明する。尚、駆動波形は図10の場合と同様である。先ず、書き込み時には、走査線単位で配設されたアノード線Aを低レベル(

例えばGNDないし負電位)としてOLEDに電流が流れないようにした状態で第1の走査線scanA、第2の走査線scanBを選択状態とすると、信号電流IWがTFT1及びTFT6を流れる。両TFT共、ゲート・ソース間がそれぞれTFT4及びTFT7によって短絡されているので、飽和領域で動作する。次に第1の走査線scanA、第2の走査線scanBを非選択状態とする。これによって先にTFT1及びTFT6に生じたVgsが容量C及び補助容量C2によってそれぞれ保持される。次に第1の走査線scanAをoff状態とすることにより、画素回路とデータ線dataとが電気的に遮断されるので、その後はデータ線dataを介して別の画素への書き込みを行うことができる。続いてアノード線Aを高レベルとする。TFT1のVgsは容量Cによって保持されているので、TFT1が飽和領域で動作していれば、TFT1を流れる電流は(3)式のIWに一致し、これがすなわち発光素子OLEDに流れる電流Idrvとなる。つまり、信号電流IWが発光素子OLEDの駆動電流Idrvと一致する

ここで、TFT6の作用について説明する。図9の画素回路においては、前述したように、信号電流Iwと発光素子OLEDの駆動電流は共にTFT1によって決まるので、(3)式、(4)式よりIw=Idrvであった。ただし、これはTFT1を流れる電流Idsが、飽和領域において(1)式で与えられる場合、すなわちIdsがドレイン・ソース間電圧Vdsに依存しないとした場合である。しかるに現実のトランジスタでは、Vgsが一定であっても、Vdsが大きい程Idsが大きくなる場合がある。これは、Vdsが大きくなることによってドレイン近傍のピンチオフ点がソース側へ移動し、実効的なチャネル長が減少する、いわゆるショートチャネル効果や、ドレインの電位がチャネル電位に影響を与えてチャネルの導電率が変化する、いわゆるバックゲート効果などのためである。この場合、トランジスタを流れる電流Idsは、例えば以下の式のようになる。

Ids= $\mu \cdot \text{Cox} \cdot \text{W/L/2} (\text{Vgs-Vth})^2 * (1+\lambda \cdot \text{Vds})$ ... (9)

従って、 I d s は V d s に依存することになる。ここで、  $\lambda$  は正の定数である。この場合、図 9 の回路では、書き込み時と駆動時とで V d s が同一でなければ、 I w E I d I v E とは一致しない。

これに対し、図12の回路の動作を考える。図12のTFT6の動作に注目す ると、そのドレイン電位は書き込み時と駆動時とで一般に同一ではない。例えば 駆動時のドレイン電位の方が高い場合、TFT6のVdsも大きくなり、これを (9) 式に当てはめれば、書き込み時と駆動時とでVgsが一定であっても、Idsは駆動時の方が増加する。言い換えればIWよりIdrvが大きくなって両 者は一致しない。ところが、IdrvはTFT1を流れるので、その場合TFT 1での電圧降下が大きくなり、そのドレイン電位 (TFT6のソース電位) が上 昇する。この結果TFT6のVgsは小さくなり、これは Idr vを小さくする 方向に作用する。結果として、TFTIのドレイン電位(TFT6のソース電位 ) は大きく変動することができず、TFT1に注目すれば、書き込み時と駆動時 とで I d s が大きくは変わらないことがわかる。すなわち、 I w と I d r v とが かなり精度よく一致することになる。この動作をより良く行わせるためには、T FT1, TFT6共にVdsに対するIdsの依存性を小さくするのが良いので 、両トランジスタを飽和領域で動作させることが望ましい。書き込み時にはTF T1, TFT6共にゲート・ドレイン間が短絡されているので、書き込まれる輝 度データによらず、必然的に両者共飽和領域で動作する。駆動時にも飽和領域で 動作させるには、発光素子OLEDでの電圧降下を考慮しても尚TFT6が飽和 領域で動作するよう、アノード線Aに十分な正電位を与えれば良い。この駆動に よれば、発光素子OLEDに流れる電流 Idrvは、TFTの特性ばらつきによ らず、図9の実施例より正確にIWに一致する。以上のように本例の駆動部は、 変換用薄膜トランジスタTFT1を通って発光素子OLEDに流れる駆動電流の

電流レベルを安定化するために、変換用薄膜トランジスタTFT1のソースを基準にしたドレインの電位を固定化する電位固定手段として、TFT6, TFT7及びC2を有する。

図13は本発明にかかる画素回路の別の実施例である。この画素回路は、図9、図11、図12の回路と同様、信号電流IWが流れるトランジスタTFT1自身が、発光素子OLEDに流れる電流Idrvを制御するが、図13では発光素子OLEDがTFT1のソース側に接続されていることが特徴である。即ち、本画素回路の駆動部は、ゲート、ドレイン及びソースを備えた薄膜トランジスタTFT1を含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を発光素子OLEDに流す。発光素子OLEDは、アノード及びカソードを有する二端子型であり、アノードがソースに接続している。これに対し、図9に示した画素回路の駆動部は、ゲート、ドレイン及びソースを備えた薄膜トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を発光素子に流す一方、発光素子は、アノード及びカソードを有する二端子型であり、カソードがドレインに接続している。

本例の画素回路は、TFT1の他、第1の走査線scanAの制御によって画素回路とデータ線dataとを接続もしくは遮断するトランジスタTFT3、第2の走査線scanBの制御によって書き込み期間中にTFT1のゲート・ドレインを短絡するトランジスタTFT4, TFT1のゲート電位を、書き込み終了後も保持するための容量C, TFT1のドレインと電源電位Vddとの間に挿入されたPチャネルトランジスタTFT5、及び発光素子OLEDから成る。図13では、容量Cの一方の端子がGNDに接続されており書き込み時と駆動時とでTFT1のVgsを概ね同じ値に保持する。尚、TFT5のゲートは駆動線drvで制御される。TFT5を挿入する目的は、データ書き込み時に駆動線drvで制御される。TFT5を挿入する目的は、データ書き込み時に駆動線drvを高レベルとしてTFT5をoff状態とし、信号電流IwをすべてTFT1に流すことである。書き込みが終了した後、drvを低レベルとしてTFT5をo

n状態とし、発光素子OLEDに駆動電流 Idrvを流す。このように、駆動方法は図11の回路と同様である。

図14は、図13に示した画素回路の変形例である。図13と図14とでは、容量Cの一方の端子が、図13ではGND、図14ではTFT1のソースに接続されている点が異なるが、いずれの場合も、書き込み時と駆動時とでTFT1の Vgsを概ね同じ値に保持するという点で機能的な差異はない。

図15は図5に示した画素回路の発展例である。本画素回路は、変換部によって保持された電圧レベルを下方調整して駆動部に供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める。具体的には、駆動部は、ゲート、ドレイン及びソースを有する薄膜トランジスタTFT2を含んでおり、調整手段は、薄膜トランジスタTFT2のゲートとソース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する定電圧源Eを備えている。即ち、TFT2のソースをTFT1のソース電位よりわずかに高い電位Eに接続することで、黒レベルを締める。

図16は図15に示した画素回路の変形例である。本例では、調整手順は、薄膜トランジスタTFT2のゲートと第2の走査線scanBに接続した追加容量 C 2 からなり、薄膜トランジスタTFT2のゲートに印加する為容量 C に保持されるべき電圧レベルを下方調整する。即ち、第2の走査線scanBを低レベルに切り換えて非選択とする際に、容量 C 2 の作用でTFT2のゲート電位を若干下げることが出来る。以上のように本表示装置は、画素を選択するための走査線scanAと、画素を駆動するための輝度情報を与えるデータ線dataとがマトリクス状に配設され、各画素は、供給される電流量によって輝度が変化する発光素子OLEDと、走査線scanAによって制御され且つデータ線dataから与えられた輝度情報を画素に書き込む書込手段(TFT1,TFT3,C)と、書き込まれた輝度情報に応じて発光素子OLEDに供給する電流量を制御する 駆動手段(TFT2)とを含み、各画素への輝度情報の書き込みは、走査線sc

anAが選択された状態で、データ線dataに輝度情報に応じた電気信号 IWを印加することによって行われ、各画素に書き込まれた輝度情報は走査線scanAが非選択となった後も各画素に保持され、各画素の発光素子OLEDは保持された輝度情報に応じた輝度で点灯を維持可能であって、書込手段(TFT1, された輝度情報に応じた輝度で点灯を維持可能であって、書込手段(TFT1, TFT3, C)によって書き込まれた輝度情報を下方調整して駆動手段(TFT2)に供給する調整手段(C2)を含んでおり、各画素の輝度の黒レベルを引き締めることができる。

図17は図15に示した画素回路の変形例である。本例では、調整手順は、TFT1によって変換された電圧レベルを容量Cに保持する時、容量Cの一端の電位を調整して、TFT2のゲートに印加されるべき電圧レベルを下方調整する。即ち、容量Cの一端に接続したソース電位制御線Sを制御することで、黒レベルを締める。電位制御線Sを、書き込み時より低電位とすると、容量Cの作用でTFT2のゲート電位が若干下がるためである。電位制御線Sは走査線単位で設け制御する。電位制御線Sは書き込み中に"H"レベルとし、書き込み終了後"L"レベルとする。振幅をΔVs,TFT2のゲートに存在する容量(ゲート容量、その他の寄生容量)をCpとすると、TFT2のゲート電位はΔVg=ΔVs\*C/(C+Cp)だけ低下し、Vgsが小さくなる。H, L電位の絶対値は任意に設定できる。

図18は本発明にかかる画素回路の他の実施例である。本例の回路は、2つの取込用薄膜トランジスタTFT3及びスイッチ用薄膜トランジスタTFT4を同一導電タイプ(図18ではPMOS)としている。そして本例では、図18に示すように、書きこみ動作においてそれらのゲートは共通の走査線scanに接続し、共通の信号で制御することも可能である。この場合の表示装置は、図7に示す表示装置における走査線駆動回路B23が不要である。

図19は図18に示した画素回路の変形例である。本例では、図5、図8、図 9、図11~図17に示した回路と同様に、同一導電タイプPチャネルTFTか

ら構成した2つの取込用薄膜トランジスタTFT3及びスイッチ用薄膜トランジスタTFT4のゲートをそれぞれ異なる走査線、即ち第1の走査線scanA及び第2の走査線scanBに接続して、それぞれ別々に制御する。このように別々に制御する理由は、図18の例のようにTFT3及びTFT4を共通の信号で制御すると次のような不都合が生じる場合があるからである。

ある走査線上の画素に対する書きこみが終了する時、図18の例で走査線scanのレベルが上昇する際、TFT3のインピーダンスは必然的に増大していき、最終的に事実上無限大、すなわちoff状態となる。従ってこの過程においてデータ線dataの電位は次第に上昇するが、ある程度まで上昇した時点でデータ線dataを駆動する電流源が定電流性を失い、電流値は減少する。

従って、TFT3とTFT4を別々の信号線、即ちそれぞれ第1の走査線scanA、第2の走査線scanBによって制御し、書き込み終了時にはTFT3に先だってTFT4をoff状態とすることがより望ましい。本発明に係る画素回路においては、TFT3とTFT4は、前述した各例のように同一導電タイプである必要はなく、TFT3とTFT4とは同一または異なる導電タイプであり、それぞれのゲートをscanA及びscanBという別々の走査線によって制

御し、書き込み終了時にはTFT3に先だってTFT4がoff状態とするように構成することが望ましい。このことは、図面を参照して説明した前述の各例においても同様のことが言える。

また、TFT3、TFT4をそれぞれ別の走査線scanA、scanBによって制御する場合は、書き込み終了後、第2の走査線scanBの操作によってTFT4をon状態とし、走査線単位で画素を消灯することができる。これは、TFT1のゲート・ドレイン、及びTFT2のゲートが接続されるため、TFT2のゲート電圧はTFT1のしきい値(これはTFT2のしきい値にほぼ等しい)となり、TFT1、TFT2共にoff状態となるからである。第2のscanBの波形は、図20(b)に示すように、バルス状の消灯信号を与えても良いし、図20(C)に示すscanB'のように持続的な消灯信号を与えても良い

このように、消灯信号のタイミングを変えることによって、表示装置の輝度を 簡便自在に変化させることが可能である。R. G. Bの色毎に第2の走査線sc an Bを分け、別々に制御すれば色バランス調整も簡便に行うことができる。

更に、同じ時間平均輝度を得たい場合、発光期間の割合(duty)を減らすことによって発光素子OLEDの駆動電流を大きくできる。これは即ちそれだけ大きな書き込み電流を扱うことをも意味するので、データ線dataへの書き込み駆動回路の実現が容易になり、書き込み必要時間も短縮できる。また、発光dutyを50%程度以下にすることによって動画画質が向上する。

また、図5、図8、図9、図11~図18で示した回路と同様に、図19の回路では、取込用薄膜トランジスタTFT3と変換用薄膜トランジスタTFT1とを異なる導電タイプとしている。例えば変換用薄膜トランジスタTFT1がNチャネルタイプの場合、取込用薄膜トランジスタTFT3をPチャネルタイプとしている。これは以下の理由による。

即ち、データ線を駆動する定電流駆動回路を構成する際して、データ線の電位

変動はなるべく小さいことが望ましい。なぜなら、前述したように、データ線電位の変動幅が広いと、データ線駆動回路が定電流性が失われやすい上、TFT3を確実にon/off するための走査線scanAの振幅も大きくなり、消費電力などの点で不利になるからである。

従って、データ線からTFT3、TFT1を介して接地電位に至る経路の電圧降下が小さいことが望ましい。そこで、図19の例ではではTFT1がNMOSであるのに対し、TFT3をPMOSで構成して、TFT3での電圧降下を小さく抑えている。即ちTFT3での電圧降下は、書き込み電流Iwの値が最大のときに最大となるため、データ線の振幅を小さく抑えるためには書き込み電流IWが最大のときのTFT3における電圧降下を小さくすべきである。図19の例では、書き込み電流IWが大きいときはそれに応じてデータ線の電位も上昇するが、それに伴ってTFT3のゲート・ソース間電圧の絶対値も増大し、TFT3のインピーダンスは下がる方向に作用する。これに対し、もしTFT3がNMOSであると、書き込み電流IWが大きくなる程ゲート・ソース間電圧が減少する方向であり、TFT3のインピーダンスは上昇してしまい、データ線電位の上昇を招きやすい。同様に、TFT1をPMOSで構成した場合はTFT3はNMOSで構成するのが良い。

なお、TFT4の導電タイプは、TFT3と同じでも異なっても実用的な構成 が可能であるが、同じにすると第1の走査線scanAと第2の走査線scan Bとを共通の電位で駆動しやすいため、より望ましい。

図21は図19に示した画素回路の変形例である。本例にかかる画素回路は等価回路的には図19に示した画素回路と同様であるが、変換用薄膜トランジスタTFT1のチャネル幅(W)とチャネル長(L)ほ比W/Lを駆動用薄膜トランジスタTFT2のW/Lより大きく設定している点が図19の回路と異なる。このようにTFT1のW/LをTFT2のW/Lより大きく設定する理由は、書き込みを確実に終了させるためである。このことについて、具体的な数値を挙げて

以下に説明する。

図21に示すように、TFT10W/L=100/10、TFT20W/L=5/20とすれば、W/L0比が40となり、16nA0OLED駆動電流を得るためにデータ線 dataに供給すべき書き込み電流は16nA $\times$ 40=640nAとなり、現実的な数値となり、書き込みを確実に終了させることができる。TFT1やTFT2が複数のトランジスタから成る場合は、実効的なW/Lを考慮して上記計算をすべきであることは当然である。

図22は図19に示した回路の発展例である。本画素回路は、各データ線da taと所定の電位との間にリーク素子LEK1を接続し、黒書き込みの高速化を 図っている。

電流書き込み型の画素回路において、「黒」を書き込むケースは書き込み電流がぜ口の場合に相当する。このとき、直前の走査線サイクルにおいてデータ線に「白」レベル、すなわち比較的大きな電流が書き込まれ、結果としてデータ線電位が比較的高いレベルになっていたとすると、その直後に「黒」を書き込むのには長い時間が必要である。「黒」を書き込むというのはTFT1によって、データ線の容量Cdなどに蓄えられた初期電荷がディスチャージされるということであるが、データ線電位が下がってTFT1のしきい値近傍になるとTFT1のイ

ンピーダンスが高くなり、TFT1の流れる電流特性を示す図23中において特性曲線①で示すように、理論的には永久に「黒」書き込みが終了しない。現実には有限の時間で書き込みを行うわけであるから、これは「黒」レベルが完全に沈まない、いわゆる黒浮き現象として現われ、画像のコントラストを低下させる。

そこで、図22の回路では、データ線dataと接地電位GNDとの間にリーク素子LEK1、具体的にはNMOSトランジスタを接続し、Vgとしては一定パイアスを与えている。これにより図22において特性曲線②で示すように、「黒」書き込みが確実に終了する。リーク素子LEK1としては単純な抵抗などでも良いが、その場合「白」書き込み時においてデータ線電位が上昇すると、それに比例して抵抗に流れる電流が増加し、これはTFT1に流れる電流の低下や消費電力の悪化を招く。これに対し、NMOSを飽和領域で動作させれば定電流動作となるため、そのような弊害が小さく抑えられる。なお、リーク素子はTFTで構成することも、TFTプロセスとは別個に外部部品で構成することも可能である。

図24は図19に示した回路回路の発展例である。本画素回路は、各データ線 dataと所定の電位との間に初期値設定用素子PRC1を接続し、その素子の 動作によって書き込みに先立ってデータ線の初期値設定を行い、書き込みの高速 化を図っている。

電流書き込み型の画素において、黒に近いグレーを書き込む際に長い時間を要する場合がある。図25では書き込み開始時のデータ線の電位が0Vである場合を示している。これは、直前の走査線サイクルにおいて「黒」を書いた場合で、書き込まれた画素のTFT1のしきい値Vth1が0V程度と低い場合、あるいは同様に黒書き込みの場合であって、前述のような黒浮き対策用のリーク素子を備えた場合に起こり得る。

従来の回路では、初期値の0Vから「黒」に近いグレー、すなわち非常に小さな電流値を書き込んでいるため、平衡電位VBLA に達するのに長い時間がかかる

。例えば図25中において特性曲線①で示すように所定の書き込み時間内にTFT1のしきい値に達しないことも考えられるが、この場合TFT2もオフ状態となり、ただしくグレーが書き込めず、表示画像は、いわゆる黒潰れの状態となる

図24の回路では、データ線と電源電位Vddとの間に初期値設定(プリチャージ)用素子PRC1としてPMOSトランジスタを接続し、ゲート電位Vgとして、書き込みサイクルの最初にパルスを与えている。このパルス印加によって図25中において特性曲線②で示すようにデータ線電位がTFT1のしきい値Vth1以上に上昇し、その後は書き込み電流Iwと画素内部のTFTの動作とのパランスで決まる平衡電位VBLAに向かって比較的高速に収束するので、正しい輝度データ書き込みが高速で可能になる。なお、プリチャージ用素子はTFTで構成することも、TFTプロセスとは別個に外部部品で構成することも可能である

図26は本発明にかかる画素回路の他の実施例である。この回路では、前述した各例の回路と異なり、TFT1とTFT2の導電タイプをPチャネルタイプ(PMOS)により構成している。これに伴い、前述した理由によりTFT3をTFT1と異なる導電タイプであるNチャネルタイプ(NMOS)とし、また制御性を考慮してTFT4もTFT3と同一の導電タイプであるNチャネルタイプ(NMOS)として構成している。

図26に回路において、TFT1, TFT2の両トランジスタは発光素子OLEDの駆動時、等しいゲート・ソース間電圧で動作するが、ドレイン・ソース間電圧は必ずしも等しくない。書き込み電流IWと発光素子OLEDの駆動電流とが正確に比例するためには先に述べたようにTFT2を飽和領域で動作させるのが望ましい。一方、NMOSの場合、動作耐圧を向上させるためにLDD(Lightly Doped Drain)構造をとることが一般的であるが、この場合LDDによる直列抵抗成分などによって、飽和領域においてドレイン電流がドレイン・ソース間

電圧に影響されやすい、言い換えると定電流性がPMOSに比べて劣る傾向があるためである。

従って、変換用薄膜トランジスタTFT1と駆動用薄膜トランジスタTFT2とを、PMOSにより構成することが好ましい。

この回路の動作は、素子の極性が逆になっている点を除き、基本的には図5の 回路等と同様である。

図27は本発明にかかる画素回路の他の実施例である。この回路では、前述した各例の回路と異なり、スイッチ用薄膜トランジスタTFT4を、変換用薄膜トランジスタTFT1のドレインとゲート間に接続する代わりに、TFT1のドレインとゲートとを直接接続し、その接続点と、TFT2のゲートと容量との接続点との間にTFT4を接続して構成している。

この図27の回路においても、基本的には図5の回路等と同様の動作が可能であるそして、この回路においても、TFT3とTFT4とは同一または異なる導電タイプでよく、それぞれのゲートは第1の走査線scanA及び第2の走査線scanBという別々の走査線によって制御され、書き込み終了時にはTFT3に先だってTFT4がoff状態とされる。また、図21に関連付けて説明したように、所定の走査線周期内で書き込みを確実に終了させるために、TFT1のサイズ (W/L)をTFT2のサイズより大きく設定することが望ましい。

## 産業上の利用可能性

以上のように、本発明に係る電流駆動回路およびそれを用いた表示素装置によれば、能動素子 (TFTなど) の特性ばらつきによらず、データ線からの信号電流 I Wに正確に比例 (または対応) する駆動電流 I drvを、電流駆動型の発光素子 (有機EL素子など) に流すことが可能である。このような電流駆動回路を含む画素回路をマトリクス状に多数配置することにより、各画素を正確に所望の輝度で発光させることができるので、高品位なアクティブマトリクス型表示装置

を提供することが可能である。

## 請求の範囲

1. 駆動対象に駆動電流を供給する電流駆動回路であって、

制御線と、

情報に応じた電流レベルを有する信号電流が供給される信号線と、

前記制御線が選択されたとき、前記信号線から信号電流を取り込む受入部と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する 変換部と、

保持された電圧信号を電流信号に変換して上記駆動電流を出力する駆動 部とを含む

電流駆動回路。

2. 前記変換部は、制御端子と第1端子及び第2端子を備えた変換用トラン ジスタと、前記制御端子に接続した容量とを含んでいる

請求項1記載の電流駆動回路。

3. 前記変換部は、前記変換用トランジスタの第1端子と制御端子との間に 挿入されたスイッチ用トランジスタを含んでおり、

前記スイッチ用トランジスタは、信号電流の電流レベルを電圧レベルに変換する時に導通し、前記変換用トランジスタの第1端子と制御端子を電気的に接続して第2端子を基準とする電圧レベルをゲートに生ぜしめる一方、

前記スイッチ用トランジスタは、電圧レベルを前記容量に保持する時に 遮断され、前記変換用トランジスタの制御端子及びこれに接続した前記容量を第 1 端子から切り離す

請求項2記載の電流駆動回路。

4. 前記受入部は、制御端子、第1端子及び第2端子を有し、第1端子が前 記変換用トランジスタの第1端子に接続され、第2端子が前記信号線に接続され 、制御端子が前記制御線に接続された取込用絶縁ゲート型電界効果トランジスタ を含み、

前記変換部は、前記変換用トランジスタの第1端子と制御端子との間に 挿入されたスイッチ用トランジスタを含んでいる

請求項1記載の電流駆動回路。

5. 前記取込用トランジスタの制御端子とスイッチ用トランジスタの制御端子はぞれぞれ異なる制御線に接続されている

請求項4記載の電流駆動回路。

6. 前記変換用トランジスタの導電型と前記取込用トランジスタの導電型が異なる

請求項4記載の電流駆動回路。

7. 前記駆動部は、制御端子と第1端子及び第2端子を備えた駆動用トランジスタを含んでおり、

前記駆動用トランジスタは、前記容量に保持された電圧レベルを制御端 子に受け入れそれに応じた電流レベルを有する駆動電流を流す

請求項2記載の電流駆動回路。

8. 前記変換用トランジスタの制御端子と前記駆動用トランジスタの制御端子とが直接に接続されてカレントミラー回路を構成し、信号電流の電流レベルと 駆動電流の電流レベルとが比例関係となる様にした

請求項7記載の電流駆動回路。

9. 前記駆動用トランジスタは、変換用トランジスタの近傍に形成されており、前記変換用トランジスタと同等の関電圧を有する

請求項7記載の電流駆動回路。

10. 前記変換用トランジスタのトランジスタサイズが前記駆動用トランジスタのトランジスタサイズより大きく設定されている

請求項7記載の電流駆動回路。

11. 前記駆動用トランジスタは飽和領域で動作し、そのゲートに印加された

電圧レベルと閾電圧との差に応じた駆動電流を流す 請求項9記載の電流駆動回路。

- 12. 前記駆動用トランジスタはリニア領域で動作する 請求項9記載の電流駆動回路。
- 13. 前記駆動用トランジスタはリニア領域で動作する 請求項10記載の電流駆動回路。
- 14. 前記駆動部は、前記変換部との間で前記変換用トランジスタを時分割的に共用しており、

前記駆動部は、信号電流の変換を完了した後前記変換用トランジスタを 前記受入部から切り離して駆動用とし、保持された電圧レベルを前記変換用トラ ンジスタのゲートに印加した状態でチャネルを通じ駆動電流を流す

請求項2記載の電流駆動回路。

15. 前記駆動部は、駆動時以外に前記変換用トランジスタを介して不要電流を遮断する制御手段を有する

請求項14記載の電流駆動回路。

16. 前記制御手段は、制御端子と第1端子及び第2端子を備えた、第1端子が前記変換用トランジスタに接続され、第2端子が前記駆動対象に接続された制御用トランジスタからなり、

前記制御用トランジスタは、前記駆動対象の非駆動時に非導通状態となって前記変換用トランジスタと前記駆動対象とを切り離し、前記駆動対象の駆動時には導通状態に切り替わる

請求項15記載の電流駆動回路。

17. 前記駆動部は、前記変換用トランジスタを通って流れる駆動電流の電流 レベルを安定化するために、前記変換用トランジスタのソースを基準にしたドレインの電位を固定化する電位固定手段を有する

請求項14記載の電流駆動回路。

18. 前記受入部、前記変換部及び前記駆動部は複数のトランジスタを組み合わせた電流回路を構成し、

1つまたは2つ以上のトランジスタは電流回路中の電流リークを抑制するためにダブルゲート構造を有する

請求項1記載の電流駆動回路。

- 19. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項1記載の電流駆動回路。
- 20. 前記データ線と所定電位との間に、前記データを初期値に設定する初期値設定用素子が接続されている

請求項1記載の電流駆動回路。

- 21. 前記駆動用絶縁ゲート型電界効果トランジスタはPチャネル型である 請求項7記載の電流駆動回路。
- 22. 駆動対象に駆動電流を供給する電流駆動回路であって、

少なくとも一つの制御線と、

情報に応じた電流レベルを有する信号電流が供給される信号線と、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジスタと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記信号線との間に接続され、ゲートが前記制御線に接続された取込用絶縁ゲート型電界効果トランジスタと、

基準電位と前記駆動対象間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前記変換用絶縁ゲート型電界効果トランジスタのゲート及び 駆動用絶縁ゲート型電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートとドレイン間に

接続され、ゲートが前記制御線に接続されたスイッチ用絶縁ゲート型電界効果ト ランジスタとを含む

電流駆動回路。

23. 駆動対象に駆動電流を供給する電流駆動回路であって、

少なくとも一つの制御線と、

情報に応じた電流レベルを有する信号電流が供給される信号線と、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジスタと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記信号線 との間に接続され、ゲートが前記制御線に接続された取込用絶縁ゲート型電界効 果トランジスタと、

基準電位と前記駆動対象間に接続された駆動用絶縁ゲート型電界効果トランジスタと、

第1電極が前記駆動用絶縁ゲート型電界効果トランジスタのゲートに接続され、第2電極が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートと、前記駆動用 絶縁ゲート型電界効果トランジスタのゲートと前記キャパシタの第1電極との接 続点間に接続され、ゲートが前記制御線に接続されたスイッチ用絶縁ゲート型電 界効果トランジスタとを含む

電流駆動回路。

24. 前記取込用絶縁ゲート型電界効果トランジスタの制御端子とスイッチ用 絶縁ゲート型電界効果トランジスタ制御端子はぞれぞれ異なる制御線に接続され ている

請求項23記載の電流駆動回路。

25. 前記変換用トランジスタのトランジスタサイズが前記駆動用トランジス タのトランジスタサイズより大きく設定されている

請求項23記載の電流駆動回路。

26. 走査線と、

輝度情報に応じた信号が供給されるデータ線と、

前記データ線及び走査線の交差部に形成された表示素子を含む画素を有し、

前記画素は、前記走査線が選択されたとき、前記データ線に供給される 信号を取り込む受入部と、

この取り込んだ信号を変換して保持する変換保持部と、

前記保持された信号を変換し、前記表示素子に供給する駆動部とを有する

表示装置。

27. 前記取り込んだ信号は電流であり、前記変換保持部で保持される信号は 電圧であり、前記表示素子に供給される信号は電流である

請求項26記載の表示装置。

28. 前記変換保持部は、制御端子を備える第1のトランジスタと、前記制御 端子に接続されたキャパシタを有する

請求項26記載の表示装置。

29. 前記変換保持部は、前記第1のトランジスタの第1端子と前記制御端子の間に接続された第2のトランジスタを有する

請求項28記載の表示装置。

30. 前記第2のトランジスタは、前記データ線に供給される信号を前記受入 部が取り込む際に導通状態となり、前記変換保持部に信号が供給された後非導通 状態となる

請求項29記載の表示装置。

31. 前記受入部は第1端子が前記第1のトランジスタの第1端子に接続され、第2端子が前記データ線に接続された第3のトランジスタを有し、

前記第2トランジスタの制御端子と前記第3のトランジスタの制御端子 は異なる走査線に接続されている

請求項29記載の表示装置。

- 32. 前記変換保持部と前記駆動部は、同一のトランジスタである 請求項26記載の表示装置。
- 33. 前記駆動部は、前記第1のトランジスタの制御端子に、制御端子が接続された第3のトランジスタを有している

請求項28記載の表示装置。

34. 前記駆動部は、前記第1のトランジスタの制御端子に、制御端子が接続された第3のトランジスタを有しており、前記第1及び第2、第3のトランジスタでカレントミラー回路を構成している

請求項29記載の表示装置。

- 35. 前記駆動部は、前記第1のトランジスタである 請求項28記載の表示装置。
- 36. 前記第1のトランジスタと前記表示素子の間に第4のトランジスタを有する

請求項35記載の表示装置。

37. 前記第1のトランジスタの第1の端子に表示素子が接続され、前記第1のトランジスタの第2の端子に第4のトランジスタを有する

請求項35記載の表示装置。

38. 前記駆動部及び前記変換保持部は複数のトランジスタから構成されている

請求項26記載の表示装置。

39. 前記変換保持部は、制御端子を備える複数のトランジスタと、前記各制御端子に接続された複数のキャパシタを有する

請求項26記載の表示装置。

40. 前記第3のトランジスタの第1の端子に前記表示素子が接続され、前記第3のトランジスタの第2の端子に定電圧源が接続されている

請求項33記載の表示装置。

- 41. 前記キャパシタに前記第2のトランジスタの制御端子が接続されている 請求項34記載の表示装置。
- 42. 前記キャパシタの他端が前記第1のトランジスタの第2の端子に接続されている

請求項37記載の表示装置。

43. 前記表示素子は、少なくとも一方の電極が透明であり、かつ前記電極間に挟まれた有機物を含む層を有している

請求項26記載の表示装置。

- 44. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項26記載の表示装置。
- 45. 前記データ線と所定電位との間に、前記走査線が選択される前に前記データを初期値に設定する初期値設定用素子が接続されている

請求項26記載の表示装置。

46. 走査線と、

輝度情報に応じた電流信号が供給されるデータ線と、

前記データ線及び走査線の交差部に形成された有機層を有する画素を有し、 前記画素は、前記走査線が選択されたとき、前記データ線に供給される電流信 号を取り込む受入部と、

この取り込んだ電流信号を電圧変換して保持する変換保持部と、

前記保持された電圧信号を変換し、前記表示素子に電流供給する駆動部を有す る

表示装置。

47. 前記輝度情報は電圧であり、前記電圧を電流に変換して前記データ線に

## 供給する

請求項46記載の表示装置。

48. 前記変換保持部は、制御端子を備える第1のトランジスタと、前記制御 端子に接続されたキャパシタを有する

請求項46記載の表示装置。

49. 前記変換保持部は、前記第1のトランジスタの第1端子と前記制御端子の間に接続された第2のトランジスタを有する

請求項48記載の表示装置。

50. 前記第2のトランジスタは、前記データ線に供給される信号を前記受入部が取り込む際に導通状態となり、前記変換保持部に信号が供給された後非導通 状態となる

請求項49記載の表示装置。

51. 前記受入部は第1端子が前記第1のトランジスタの第1端子に接続され、第2端子が前記データ線に接続された第3のトランジスタを有し、

前記第2トランジスタの制御端子と前記第3のトランジスタの制御端子 は異なる走査線に接続されている

請求項49記載の表示装置。

- 52. 前記変換保持部と前記駆動部は、同一のトランジスタである 請求項46記載の表示装置。
- 53. 前記駆動部は、前記第1のトランジスタの制御端子に、制御端子が接続された第3のトランジスタを有している

請求項48記載の表示装置。

54. 前記駆動部は、前記第1のトランジスタの制御端子に、制御端子が接続された第3のトランジスタを有しており、前記第1及び第2、第3のトランジスタでカレントミラー回路を構成している

請求項49記載の表示装置。

- 55. 前記駆動部は、前記第1のトランジスタである 請求項48記載の表示装置。
- 5 6. 前記第1のトランジスタと前記表示素子の間に第4のトランジスタを有する

請求項55記載の表示装置。

57. 前記第1のトランジスタの第1の端子に表示素子が接続され、前記第1のトランジスタの第2の端子に第4のトランジスタを有する

請求項55記載の表示装置。

5 8. 前記駆動部及び前記変換保持部は複数のトランジスタから構成されている

請求項46記載の表示装置。

59. 前記変換保持部は、制御端子を備える複数のトランジスタと、前記各制 御端子に接続された複数のキャパシタを有する

請求項46記載の表示装置。

60. 前記第3のトランジスタの第1の端子に前記表示素子が接続され、前記第3のトランジスタの第2の端子に定電圧源が接続されている

請求項61記載の表示装置。

- 61. 前記キャパシタに前記第2のトランジスタの制御端子が接続されている 請求項54記載の表示装置。
- 62. 前記キャパシタの他端が前記第1のトランジスタの第2の端子が接続されている

請求項57記載の表示装置。

63. 前記表示素子は、少なくとも一方の電極が透明であり、かつ前記電極間に挟まれた有機物を含む層を有している

請求項46記載の表示装置。

64. 前記データ線と所定電位との間に、リーク素子が接続されている

請求項46記載の表示装置。

65. 前記データ線と所定電位との間に、前記データを初期値に設定する初期 値設定用素子が接続されている

請求項46記載の表示装置。

66. 走査線を順次選択する走査線駆動回路と、

輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線 に供給する電流源を含むデータ線駆動回路と、

各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受 けて発光する電流駆動型の発光素子を含む複数の画素とを備えた

表示装置であって、

前記画素は、

前記走査線が選択されたとき、前記データ線から信号電流を取り込む受入部と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する変換部と、

保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光 素子に流す駆動部とを含む

表示装置。

67. 前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用 絶縁ゲート型電界効果トランジスタと、前記ゲートに接続した容量とを含んでい る

請求項66記載の表示装置。

68. 前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでおり、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流

レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルをゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離す

請求項67記載記載の表示装置。

69. 前記受入部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ線との間に挿入された取込用絶縁ゲート型電界効果トランジスタを含み、

前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでいる

請求項66記載の表示装置。

70. 前記取込用絶縁ゲート型電界効果トランジスタのゲートとスイッチ用絶縁ゲート型電界効果トランジスタのゲートはぞれぞれ異なる走査線に接続されている

請求項69記載の表示装置。

71. 前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流 レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルをゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離し、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、非選択となって

前記取込用絶縁ゲート型電界効果トランジスタが非導通となる前に遮断される 請求項70記載の表示装置。

72. 前記スイッチ用絶縁ゲート型電界効果トランジスタ及び前記取込用絶縁 ゲート型電界効果トランジスタが非導通となった後、1フレーム期間内の所定時 間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを導通させて、走査線 単位で消灯を行う

請求項71記載の表示装置。

73. 前記スイッチ用絶縁ゲート型電界効果トランジスタが接続される走査線は、色の3原色の各色毎に独立に設けられている

請求項71記載の表示装置。

74. 前記スイッチ用絶縁ゲート型電界効果トランジスタの導電型と前記取込 用絶縁ゲート型電界効果トランジスタの導電型が異なる

請求項69記載の表示装置。

75. 前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用 絶縁ゲート型電界効果トランジスタを含んでおり、

前記駆動用絶縁ゲート型電界効果トランジスタは、前記容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介して前記発光素子に流す

請求項67記載の表示装置。

76. 前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる様にした

請求項75記載の表示装置。

77. 前記駆動用絶縁ゲート型電界効果トランジスタは、画素内で対応する変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶

縁ゲート型電界効果トランジスタと同等の閾電圧を有する

請求項75記載の表示装置。

78. 前記変換用絶縁ゲート型電界効果トランジスタのトランジスタサイズが 前記駆動用絶縁ゲート型電界効果トランジスタのトランジスタサイズより大きく 設定されている

請求項77記載の表示装置。

79. 前記駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を前記発光素 子に流す

請求項77記載の表示装置。

- 80. 前記駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項77記載の表示装置。
- 81. 前記駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項78記載の表示装置。
- 82. 前記駆動部は、前記変換部との間で前記変換用絶縁ゲート型電界効果トランジスタを時分割的に共用しており、

前記駆動部は、信号電流の変換を完了した後前記変換用絶縁ゲート型電界効果トランジスタを前記受入部から切り離して駆動用とし、保持された電圧レベルを前記変換用絶縁ゲート型電界効果トランジスタのゲートに印加した状態でチャネルを通じ駆動電流を前記発光素子に流す

請求項67記載の表示装置。

83. 前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トランジスタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する

請求項82記載の表示装置。

8 4. 前記制御手段は、整流作用を有する二端子型の発光素子の端子間電圧を 制御して不要電流を遮断する 請求項83記載の表示装置。

85. 前記制御手段は、前記変換用絶縁ゲート型電界効果トランジスタと前記 発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタからなり

前記制御用絶縁ゲート型電界効果トランジスタは、前記発光素子の非駆動時に非導通状態となって前記変換用絶縁ゲート型電界効果トランジスタと前記発光素子とを切り離し、前記発光素子の駆動時には導通状態に切り替わる

請求項83記載の表示装置。

8 6. 前記制御手段は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時間の割合を制御して、各画素の輝度を調整可能にした

請求項83記載の表示装置。

87. 前記駆動部は、前記変換用絶縁ゲート型電界効果トランジスタを通って 前記発光素子に流れる駆動電流の電流レベルを安定化するために、前記変換用絶 縁ゲート型電界効果トランジスタのソースを基準にしたドレインの電位を固定化 する電位固定手段を有する

請求項82記載の表示装置。

88. 前記受入部、前記変換部及び前記駆動部は複数の絶縁ゲート型電界効果トランジスタを組み合わせた電流回路を構成し、

1 つまたは2つ以上の絶縁ゲート型電界効果トランジスタは電流回路中 の電流リークを抑制するためにダブルゲート構造を有する

請求項66記載の表示装置。

89. 前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、カソ

ードがドレインに接続している

請求項66記載の表示装置。

90. 前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、アノ ードがソースに接続している

請求項66記載の表示装置。

91. 前記変換部によって保持された電圧レベルを下方調整して前記駆動部に 供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める

請求項66記載の表示装置。

- 92. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項66記載の表示装置。
- 93. 前記データ線と所定電位との間に、前記走査線が選択される前に前記データを初期値に設定する初期値設定用素子が接続されている

請求項66記載の表示装置。

9 4. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記調整手段は、前記絶縁ゲート型電界効果トランジスタのゲートとソ ース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する

請求項93記載の表示装置。

95. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記変換部は前記薄膜トランジスタのゲートに接続され且つ前記電圧レベルを保持する容量を備えており、

前記調整手段は、前記容量に接続した追加容量からなり、前記容量に保

持された前記絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧 レベルを下方調整する

請求項93記載の表示装置。

9 6. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界 効果トランジスタを含んでおり、

前記変換部は一端が前記薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を備えており、

前記調整手段は、前記変換部によって変換された前記電圧レベルを前記 容量に保持する時前記容量の他端の電位を調整して、前記絶縁ゲート型電界効果 トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項93記載の表示装置。

- 97. 前記発光素子は有機エレクトロルミネッセンス素子を用いる 請求項66記載の表示装置。
- 98. 前記駆動用絶縁ゲート型電界効果トランジスタはPチャネル型である 請求項75記載の表示装置。
- 99. 走査線を順次選択する走査線駆動回路と、

輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線 に供給する電流源を含むデータ線駆動回路と、

各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受 けて発光する電流駆動型の発光素子を含む複数の画素とを備えた

表示装置であって、

前記画素は、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジスタと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界

効果トランジスタと、

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果トランジスタと、

第1電極が前記変換用絶縁ゲート型電界効果トランジスタのゲート及び 駆動用絶縁ゲート型電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートとドレイン間に接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電界効果トランジスタとを含む

表示装置。

100. 走査線を順次選択する走査線駆動回路と、

輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線 に供給する電流源を含むデータ線駆動回路と、

各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受 けて発光する電流駆動型の発光素子を含む複数の画素とを備えた

表示装置であって、

前記画素は、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタと、

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前記駆動用絶縁ゲート型電界効果トランジスタのゲートに接続され、第2電極が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートと、前記駆動用 絶縁ゲート型電界効果トランジスタのゲートと前記キャパシタの第1電極との接 続点間に接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電 界効果トランジスタとを含む

表示装置。

101. 前記取込用絶縁ゲート型電界効果トランジスタの制御端子とスイッチ用 絶縁ゲート型電界効果トランジスタ制御端子はぞれぞれ異なる走査線に接続されている

請求項100記載の表示装置。

102. 前記変換用トランジスタのトランジスタサイズが前記駆動用トランジス タのトランジスタサイズより大きく設定されている

請求項100記載の表示装置。

103. 前記スイッチ用絶縁ゲート型電界効果トランジスタ及び前記取込用絶縁ゲート型電界効果トランジスタが非導通となった後、1フレーム期間内の所定時間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを導通させて、走査線単位で消灯を行う

請求項101記載の表示装置。

104. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択パルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の発光素子を駆動する画素回路であって、

前記走査線からの選択パルスに応答して前記データ線から信号電流を取り込む受入部と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する 変換部と、

保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光 素子に流す駆動部とを含む 画素回路。

105. 前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用 他縁ゲート型電界効果トランジスタと、前記ゲートに接続した容量とを含んでいる

請求項104記載の画素回路。

106. 前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでおり、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流 レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果ト ランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベ ルをゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離す

請求項105記載記載の画素回路。

107. 前記受入部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ線との間に挿入された取込用絶縁ゲート型電界効果トランジスタを含み、

前記変換部は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでいる

請求項104記載の画素回路。

108. 前記取込用絶縁ゲート型電界効果トランジスタのゲートとスイッチ用絶縁ゲート型電界効果トランジスタのゲートはぞれぞれ異なる走査線に接続されている

請求項107記載の画素回路。

109. 前記スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離し、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、非選択となって前記取込用絶縁ゲート型電界効果トランジスタが非導通となる前に遮断される

請求項108記載の画素回路。

110. 前記スイッチ用絶縁ゲート型電界効果トランジスタ及び前記取込用絶縁 ゲート型電界効果トランジスタが非導通となった後、1フレーム期間内の所定時 間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを導通させて、走査線 単位で消灯を行う

請求項109記載の画素回路。

111. 前記スイッチ用絶縁ゲート型電界効果トランジスタが接続される走査線は、色の3原色の各色毎に独立に設けられている

請求項105記載の画素回路。

112. 前記スイッチ用絶縁ゲート型電界効果トランジスタの導電型と前記取込 用絶縁ゲート型電界効果トランジスタの導電型が異なる

請求項107記載の画素回路。

113. 前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用 絶縁ゲート型電界効果トランジスタを含んでおり、

前記駆動用絶縁ゲート型電界効果トランジスタは、前記容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチ

ャネルを介して前記発光素子に流す

請求項105記載の画素回路。

114. 前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる様にした

請求項113記載の画素回路。

115. 前記駆動用絶縁ゲート型電界効果トランジスタは、画素内で対応する変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶縁ゲート型電界効果トランジスタと同等の関電圧を有する

請求項113記載の画素回路。

116. 前記変換用絶縁ゲート型電界効果トランジスタのトランジスタサイズが 前記駆動用絶縁ゲート型電界効果トランジスタのトランジスタサイズより大きく 設定されている

請求項115記載の画素回路。

117. 前記駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を前記発光素子に流す

請求項115記載の画素回路。

- 118. 前記駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項115記載の画素回路。
- 119. 前記駆動用絶縁ゲート型電界効果トランジスタはリニア領域で動作する 請求項116記載の画素回路。
- 120. 前記駆動部は、前記変換部との間で前記変換用絶縁ゲート型電界効果トランジスタを時分割的に共用しており、

前記駆動部は、信号電流の変換を完了した後前記変換用絶縁ゲート型電

界効果トランジスタを前記受入部から切り離して駆動用とし、保持された電圧レベルを前記変換用絶縁ゲート型電界効果トランジスタのゲートに印加した状態でチャネルを通じ駆動電流を前記発光素子に流す

請求項121記載の画素回路。

121. 前記駆動部は、駆動時以外に前記変換用絶縁ゲート型電界効果トランジスタを介して前記発光素子に流れる不要電流を遮断する制御手段を有する

請求項120記載の画素回路。

122. 前記制御手段は、整流作用を有する二端子型の発光素子の端子間電圧を制御して不要電流を遮断する

請求項121記載の画素回路。

123. 前記制御手段は、前記変換用絶縁ゲート型電界効果トランジスタと前記発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタからなり

前記制御用絶縁ゲート型電界効果トランジスタは、前記発光素子の非駆動時に非導通状態となって前記変換用絶縁ゲート型電界効果トランジスタと前記 発光素子とを切り離し、前記発光素子の駆動時には導通状態に切り替わる

請求項121記載の画素回路。

124. 前記制御手段は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時間の割合を制御して、各画素の輝度を調整可能にした

請求項121記載の画素回路。

125. 前記駆動部は、前記変換用絶縁ゲート型電界効果トランジスタを通って前記発光素子に流れる駆動電流の電流レベルを安定化するために、前記変換用絶縁ゲート型電界効果トランジスタのソースを基準にしたドレインの電位を固定化する電位固定手段を有する

請求項120記載の画素回路。

126. 前記受入部、前記変換部及び前記駆動部は複数の絶縁ゲート型電界効果トランジスタを組み合わせた電流回路を構成し、

1 つまたは2つ以上の絶縁ゲート型電界効果トランジスタは電流回路中の電流リークを抑制するためにダブルゲート構造を有する

請求項104記載の画素回路。

127. 前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、カソ ードがドレインに接続している

請求項104記載の画素回路。

128. 前記駆動部は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界効果トランジスタを含み、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、アノードがソースに接続している

請求項104記載の画素回路。

129. 前記変換部によって保持された電圧レベルを下方調整して前記駆動部に供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める

請求項104記載の画素回路。

- 130. 前記データ線と所定電位との間に、リーク素子が接続されている 請求項104記載の画素回路。
- 131. 前記データ線と所定電位との間に、前記データを初期値に設定する初期値設定用素子が接続されている

請求項104記載の画素回路。

132. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界

効果トランジスタを含んでおり、

前記調整手段は、前記絶縁ゲート型電界効果トランジスタのゲートとソ ース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する

請求項129記載の画素回路。

133. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界効果トランジスタを含んでおり、

前記変換部は前記薄膜トランジスタのゲートに接続され且つ前記電圧レベルを保持する容量を備えており、

前記調整手段は、前記容量に接続した追加容量からなり、前記容量に保持された前記絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項129記載の画素回路。

134. 前記駆動部は、ゲート、ドレイン及びソースを有する絶縁ゲート型電界効果トランジスタを含んでおり、

前記変換部は一端が前記薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を備えており、

前記調整手段は、前記変換部によって変換された前記電圧レベルを前記 容量に保持する時前記容量の他端の電位を調整して、前記絶縁ゲート型電界効果 トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項129記載の画素回路。

- 135. 前記発光素子は有機エレクトロルミネッセンス素子を用いる 請求項104記載の画素回路。
- 136. 前記駆動用絶縁ゲート型電界効果トランジスタはPチャネル型である 請求項113記載の画素回路。
- 137. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択パルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の

発光素子を駆動する画素回路であって、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタと、

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果トランジスタと、

第1電極が前記変換用絶縁ゲート型電界効果トランジスタのゲート及び 駆動用絶縁ゲート型電界効果トランジスタのゲートに共通に接続され、第2電極 が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートとドレイン間に接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電界効果トランジスタとを含む

画素回路。

138. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択バルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の発光素子を駆動する画素回路であって、

ソースが基準電位に接続された変換用絶縁ゲート型電界効果トランジス タと、

前記変換用絶縁ゲート型電界効果トランジスタのドレインと前記データ 線との間に接続され、ゲートが前記走査線に接続された取込用絶縁ゲート型電界 効果トランジスタと、

基準電位と前記発光素子間に接続された駆動用絶縁ゲート型電界効果ト ランジスタと、

第1電極が前記駆動用絶縁ゲート型電界効果トランジスタのゲートに接

続され、第2電極が基準電位に接続されたキャパシタと、

前記変換用絶縁ゲート型電界効果トランジスタのゲートと、前記駆動用 絶縁ゲート型電界効果トランジスタのゲートと前記キャパシタの第1電極との接 続点間に接続され、ゲートが前記走査線に接続されたスイッチ用絶縁ゲート型電 界効果トランジスタとを含む

画素回路。

139. 前記取込用絶縁ゲート型電界効果トランジスタの制御端子とスイッチ用 絶縁ゲート型電界効果トランジスタ制御端子はぞれぞれ異なる走査線に接続されている

請求項138記載の画素回路。

140. 前記変換用トランジスタのトランジスタサイズが前記駆動用トランジスタのトランジスタサイズより大きく設定されている

請求項138記載の画素回路。

141. 前記スイッチ用絶縁ゲート型電界効果トランジスタ及び前記取込用絶縁ゲート型電界効果トランジスタが非導通となった後、1フレーム期間内の所定時間後に前記スイッチ用絶縁ゲート型電界効果トランジスタを導通させて、走査線単位で消灯を行う

請求項139記載の画素回路。

142. 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択バルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の発光素子を駆動する発光素子の駆動方法であって、

前記走査線からの選択パルスに応答して前記データ線から信号電流を取り込む受入手順と、

取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する 変換手順と、

保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光

素子に流す駆動手順とを含む

発光素子の駆動方法。

143. 前記変換手順は、ゲート、ソース、ドレイン及びチャネルを備えた変換 用絶縁ゲート型電界効果トランジスタと、前記ゲートに接続した容量とを用いる 手順を含んでおり、

前記手順において、前記変換用絶縁ゲート型電界効果トランジスタは、 前記受入手順によって取り込まれた信号電流を前記チャネルに流して変換された 電圧レベルを前記ゲートに発生させ、前記容量は前記ゲートに生じた電圧レベル を保持する

請求項142記載の発光素子の駆動方法。

144. 前記変換手順は、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを用いる手順を含んでおり、

前記手順において、前記スイッチ用絶縁ゲート型電界効果トランジスタは、前記変換用絶縁ゲート型電界効果トランジスタが信号電流の電流レベルを電圧レベルに変換する時に導通し、前記変換用絶縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、

前記スイッチ用絶縁ゲート型電界効果トランジスタは、電圧レベルを前 記容量に保持する時に遮断され、前記変換用絶縁ゲート型電界効果トランジスタ のゲート及びこれに接続した前記容量をドレインから切り離す

請求項143記載記載の発光素子の駆動方法。

145. 前記駆動手順は、ゲート、ドレイン、ソース及びチャネルを備えた駆動 用絶縁ゲート型電界効果トランジスタを用いる手順を含んでおり、

前記手順において、前記駆動用絶縁ゲート型電界効果トランジスタは、前記容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する

駆動電流をチャネルを介して前記発光素子に流す

請求項143記載の発光素子の駆動方法。

146. 前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる様にした

請求項145記載の発光素子の駆動方法。

147. 前記駆動用絶縁ゲート型電界効果トランジスタは、画素内で対応する変換用絶縁ゲート型電界効果トランジスタの近傍に形成されており、前記変換用絶縁ゲート型電界効果トランジスタと同等の閾電圧を有する

請求項145記載の発光素子の駆動方法。

148. 前記駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流を前記発光素子に流す

請求項147記載の発光素子の駆動方法。

149. 前記駆動手順は、変換手順とで前記変換用絶縁ゲート型電界効果トラン ジスタを時分割的に共用しており、

前記駆動手順は、信号電流の変換を完了した後前記変換用絶縁ゲート型電界効果トランジスタを前記受入手順から切り離して駆動用とし、保持された電 圧レベルを前記変換用絶縁ゲート型電界効果トランジスタのゲートに印加した状 態でチャネルを通じ駆動電流を前記発光素子に流す

請求項143記載の発光素子の駆動方法。

150. 前記駆動手順は、駆動時以外に前記変換用絶縁ゲート型電界効果トラン シスタを介して前記発光素子に流れる不要電流を遮断する制御手順を含む

請求項149記載の発光素子の駆動方法。

151. 前記制御手順は、整流作用を有する二端子型の発光素子の端子間電圧を

制御して不要電流を遮断する

請求項150記載の発光素子の駆動方法。

152. 前記制御手順は、前記変換用絶縁ゲート型電界効果トランジスタと前記発光素子との間に挿入された制御用絶縁ゲート型電界効果トランジスタを用いる手順であり、

前記手順において、前記制御用絶縁ゲート型電界効果トランジスタは、 非駆動時に非導通状態となって前記変換用絶縁ゲート型電界効果トランジスタと 前記発光素子とを切り離し、駆動時には導通状態に切り替わる

請求項150記載の発光素子の駆動方法。

153. 前記制御手順は、非駆動時に駆動電流を遮断して前記発光素子を非発光 状態に置く時間と、駆動時に駆動電流を流して前記発光素子を発光状態に置く時間の割合を制御して、各画素の輝度を調整可能にした

請求項150記載の発光素子の駆動方法。

154. 前記駆動手順は、前記変換用絶縁ゲート型電界効果トランジスタを通って前記発光素子に流れる駆動電流の電流レベルを安定化するために、前記変換用 絶縁ゲート型電界効果トランジスタのソースを基準にしたドレインの電位を固定 化する電位固定手順を含む

請求項150記載の発光素子の駆動方法。

155. 前記受入手順、前記変換手順及び前記駆動手順は複数の絶縁ゲート型電 界効果トランジスタを組み合わせた電流回路の上で実行され、

1つまたは2つ以上の絶縁ゲート型電界効果トランジスタは、前記電流 回路で各手順を実行中に電流リークを抑制するためダブルゲート構造を有する

請求項143記載の発光素子の駆動方法。

156. 前記駆動手順は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電界効果トランジスタを用いて行なわれ、ゲートに印加された電圧レベルに応じてドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、カソードが ドレインに接続している

請求項142記載の発光素子の駆動方法。

157. 前記駆動手順は、ゲート、ドレイン及びソースを備えた絶縁ゲート型電 界効果トランジスタを用いて行なわれ、ゲートに印加された電圧レベルに応じて ドレインとソースの間を通る駆動電流を前記発光素子に流し、

前記発光素子は、アノード及びカソードを有する二端子型であり、アノードが ソースに接続している

請求項142記載の発光素子の駆動方法。

158. 前記変換手順によって保持された電圧レベルを下方調整して前記駆動手順に渡す調整手順を含んでおり、各画素の輝度の黒レベルを引き締める

請求項142記載の発光素子の駆動方法。

159. 前記駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート型電 界効果トランジスタを用い、

前記調整手順は、前記絶縁ゲート型電界効果トランジスタのゲートとソ ース間の電圧を底上げしてゲートに印加される電圧レベルを下方調整する

請求項158記載の発光素子の駆動方法。

160. 前記駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート型電 界効果トランジスタを用い、

前記変換変換手順は前記薄膜トランジスタのゲートに接続され且つ前記 電圧レベルを保持する容量を用い、

前記調整手順は、前記容量に接続した追加容量を用い、前記容量に保持された前記絶縁ゲート型電界効果トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項158記載の発光素子の駆動方法。

161. 前記駆動手順は、ゲート、ドレイン及びソースを有する絶縁ゲート型電

WO 01/06484 PCT/JP00/04763

界効果トランジスタを用い、

前記変換手順は、一端が前記薄膜トランジスタのゲートに接続され且つ前記電圧レベルを保持する容量を用い、

前記調整手順は、前記変換手順によって変換された前記電圧レベルを前 記容量に保持する時前記容量の他端の電位を調整して、前記絶縁ゲート型電界効 果トランジスタのゲートに印加されるべき電圧レベルを下方調整する

請求項158記載の発光素子の駆動方法。

- 162. 前記発光素子は有機エレクトロルミネッセンス素子を用いる 請求項142記載の発光素子の駆動方法。
- 163. 画素を選択するための走査線と、画素を駆動するための輝度情報を与えるデータ線とがマトリクス状に配設され、

各画素は、供給される電流量によって輝度が変化する発光素子と、走査線によって制御され且つデータ線から与えられた輝度情報を画素に書き込む書込手段と、前記書き込まれた輝度情報に応じて前記発光素子に供給する電流量を制御する駆動手段とを含み、

各画素への輝度情報の書き込みは、走査線が選択された状態で、データ 線に輝度情報に応じた電気信号を印加することによって行われ、

各画素に書き込まれた輝度情報は走査線が非選択となった後も各画素に保持され、各画素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可能な表示装置であって、

前記書込手段によって書き込まれた輝度情報を下方調整して前記駆動手 段に供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める

表示装置。

164. 輝度情報を供給するデータ線と選択パルスを供給する走査線との交差部に配され、輝度情報に応じて発光する発光素子を有する画素を駆動する画素回路であって、

WO 01/06484 PCT/JP00/04763

走査線によって制御され且つデータ線から与えられた輝度情報を画素に 書き込む書込手段と、前記書き込まれた輝度情報に応じて前記発光素子に供給す る電流量を制御する駆動手段とを含み、

各画素への輝度情報の書き込みは、走査線が選択された状態で、データ 線に輝度情報に応じた電気信号を印加することによって行われ、

各画素に書き込まれた輝度情報は走査線が非選択となった後も各画素に保持され、各画素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可能であって、

前記書込手段によって書き込まれた輝度情報を下方調整して前記駆動手 段に供給する調整手段を含んでおり、各画素の輝度の黒レベルを引き締める

画素回路。

165. 画素を選択するための走査線と、画素を駆動するための輝度情報を与えるデータ線とがマトリクス状に配設され、各画素は供給される電流量によって輝度が変化する発光素子を含む表示装置の駆動方法であって、

走査線によって制御され且つデータ線から与えられた輝度情報を画素に 書き込む書込手順と、前記書き込まれた輝度情報に応じて前記発光素子に供給す る電流量を制御する駆動手順とを含み、

各画素への輝度情報の書き込みは、走査線が選択された状態で、データ 線に輝度情報に応じた電気信号を印加することによって行われ、


各画素に書き込まれた輝度情報は走査線が非選択となった後も各画素に保持され、各画素の発光素子は保持された輝度情報に応じた輝度で点灯を維持可能であって、


前記書込手順によって書き込まれた輝度情報を下方調整して前記駆動手 順に渡す調整手順を含んでおり、各画素の輝度の黒レベルを引き締める


表示装置の駆動方法。

WO 01/06484 PCT/JP00/04763

FIG.1












FIG.5








FIG.8





FIG.9






FIG.11




FIG.12




FIG.13




FIG.14




FIG.15





FIG.16






FIG.18





FIG.19








FIG.21

WO 01/06484



**FIG.22** 



**FIG.23** 




FIG.24




FIG.25




FIG.26





FIG.27



## 符号リスト

OLED・・・発光素子

TFT1・・・変換用薄膜トランジスタ

TFT2・・・駆動用薄膜トランジスタ

TFT3···取込用薄膜トランジスタ

TFT4・・・スイッチ用薄膜トランジスタ

C・・・保持容量

CS・・・電流源

scanA・・・走査線

scanB・・・走査線

data・・・データ線

21・・・走査線駆動回路

22・・・データ線駆動回路

23・・・走査線駆動回路

25・・・画素

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP00/04763

|   | IFICATION OF SUBJECT MATTER   |   | *.   |
|---|---|---|--|
| Int.  | Cl <sup>7</sup> G09G3/32  | •   | ;  |
|   |   | 3   |  |
| According to  | International Patent Classification (IPC) or to both nat  | ional classification and IPC  | •  |
|   |   | Joint Classification and 11 C   |  |
|   | S SEARCHED  cumentation searched (classification system followed b  | an alossification symbols)  | <del></del>  |
| Minimum do  | cumentation searched (classification system followed to $C1^7$ $G09G3/32$ , $3/30$ , $3/12$ , $3/14$  | by classification symbols)  |  |
| 1110.   | CI G0903/32, 3/30, 3/22, 3/21   | •   | •  |
|   |   |   | • *  |
| Documentati   | ion searched other than minimum documentation to the  | extent that such documents are included   | in the fields searched                                 |
|   | uyo Shinan Koho 1922-1996   | Toroku Jitsuyo Shinan K   | oho 1994-2000  |
| Koka  | i Jitsuyo Shinan Koho 1971-2000   | Jitsuyo Shinan Toroku K   | oho 1996-2000 .  |
| The same is all   | ata base consulted during the international search (name  | of data base and where practicable sea  | nch terms used)  |
| Flectronic of   | ata base consulted during the international search (name  | e of data base and, where practicable, sea  | ·  |
|   |   |   |  |
|   | •   |   |  |
|   | <u> </u>  |   |  |
| C. DOCUI  | MENTS CONSIDERED TO BE RELEVANT   |   |  |
| Communit  | Citation of document, with indication, where ap   | ampriote of the relevant passages   | Relevant to claim No.                                  |
| Category*   |   |   | 1-165  |
| A   | JP, 1-279670, A (NEC Corporation 09 November, 1989 (09.11.89),  | n),   | 1-103  |
|   | Full text; Figs. 1 to 3 (Fami   | lv: none)   | •  |
|   | ruii text, rigs. I to 5 (tumi   | 27. 110110,   | • 4  |
| A   | JP, 9-197313, A (NEC Corporation  | on),  | 1-165  |
|   | 31 July, 1997 (31.07.97),   |   |  |
|   | Full text; Figs. 1 to 7 (Fami   | ly: none)   |  |
|   |   |   | 1-165  |
| A   | JP, 9-264810, A (ASAHI OPTICAL Co., Ltd.),  |   | 1-103  |
|   | 07 October, 1997 (07.10.97),<br>  Full text; Figs. 1 to 3 (Fami   | lv· none)   |  |
|   | rull lext; rigs. 1 to 5 (rum1   | ig. none,   |  |
|   | ·   |   |  |
|   | ·   |   |  |
|   |   |   |  |
|   |   |   |  |
|   | •   |   |  |
|   |   |   |  |
| 100   |   |   |  |
|   |   |   |  |
|   |   |   | •  |
| □ Eurobe  | r documents are listed in the continuation of Box C.  | See patent family annex.  |  |
|   |   |   |  |
|   | d categories of cited documents:  | "I" later document published after the inte<br>priority date and not in conflict with the | manonal filing date of<br>the application but cited to |
| consid  | idenal to be of particular relevance understand the principle or theory underlying the invention  |   |  |
| "E" earlier   | earlier document but published on or after the international filing "X" document of particular relevance; the claimed inventor cannot remove the control of |   |  |
| "L" docum   | ment which may throw doubts on priority claim(s) or which is  | step when the document is taken along   |  |
| cited to establish the publication date of another citation or other "Y" document of particular relevance; the claimed in   |   |   | claimed invention cannot be                            |
|   | I reason (as specified)  ent referring to an oral disclosure, use, exhibition or other  | combined with one or more other such  | documents, such  |
| means   |   | combination being obvious to a person   | skilled in the art                                     |
|   | nent published prior to the international filing date but later   | "&" document member of the same patent  | family   |
|   | he priority date claimed  | Dita of miliag of the international sea   | ch report  |
| Date of the actual completion of the international search  16 August, 2000 (16.08.00)  Date of mailing of the international search report  29 August, 2000 (29.08.00) |   |   | .08.00)  |
| 10  | August, 2000 (10.00.00)   |   |  |
| ·   |   |   |  |
| 1   |   | Authorized officer  |  |
| Japanese Patent Office  |   |   |  |
| Fassimile No.   |   | Telephone No.   |  |
| Facsimile No.   |   | Telephone No.   |  |

- もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願
- 「丁」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 国際調査報告の発送日 **29.**08.00 16.08.00 国際調査機関の名称及びあて先 2 G 7907 特許庁審査官(権限のある職員) 日本国特許庁 (ISA/JP) 江成 克己 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線